• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.21 no.4
• /
• pp.795-803
• /
• 2017

This paper describes a dual-standard cryptographic processor that efficiently integrates two block ciphers ARIA and AES into a unified hardware. The ARIA-AES crypto-processor was designed to support 128-b and 256-b key sizes, as well as four modes of operation including ECB, CBC, OFB, and CTR. Based on the common characteristics of ARIA and AES algorithms, our design was optimized by sharing hardware resources in substitution layer and in diffusion layer. It has on-the-fly key scheduler to process consecutive blocks of plaintext/ciphertext without reloading key. The ARIA-AES crypto-processor that was implemented with a $0.18{\mu}m$ CMOS cell library occupies 54,658 gate equivalents (GEs), and it can operate up to 95 MHz clock frequency. The estimated throughputs at 80 MHz clock frequency are 787 Mbps, 602 Mbps for ARIA with key size of 128-b, 256-b, respectively. In AES mode, it has throughputs of 930 Mbps, 682 Mbps for key size of 128-b, 256-b, respectively. The dual-standard crypto-processor was verified by FPGA implementation using Virtex5 device.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.22 no.1
• /
• pp.100-108
• /
• 2018

This paper describes a design of scalable RSA public-key cryptography processor supporting four key lengths of 512/1,024/2,048/3,072 bits. The modular multiplier that is a core arithmetic block for RSA crypto-system was designed with 32-bit datapath, which is based on the CIOS (Coarsely Integrated Operand Scanning) Montgomery modular multiplication algorithm. The modular exponentiation was implemented by using L-R binary exponentiation algorithm. The scalable RSA crypto-processor was verified by FPGA implementation using Virtex-5 device, and it takes 456,051/3,496347/26,011,947/88,112,770 clock cycles for RSA computation for the key lengths of 512/1,024/2,048/3,072 bits. The RSA crypto-processor synthesized with a $0.18{\mu}m$ CMOS cell library occupies 10,672 gate equivalent (GE) and a memory bank of $6{\times}3,072$ bits. The estimated maximum clock frequency is 147 MHz, and the RSA decryption takes 3.1/23.8/177/599.4 msec for key lengths of 512/1,024/2,048/3,072 bits.

• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.19 no.2
• /
• pp.63-74
• /
• 2009

In 2005, Wang et al. discovered devastating collision attacks on the main hash functions from the MD4 family. After the discovery of Wang, many analysis results on the security of existing hash-based cryptographic schemes are presented. At CRYPTO'07, Fouque, Leurent and Nguyen presented full key-recovery attacks on HMAC/NMAC-MD4 and NMAC-MD5[4]. Such attacks are based on collision attacks on the underlying hash function, and the most expensive stage is the recovery of the outer key. At EUROCRYPT'08, Wang, Ohta and Kunihiro presented improved outer key recovery attack on HMAC/NMAC-MD4, by using a new near collision path with a high probability[2]. This improves the complexity of the full key-recovery attack on HMAC/NMAC-MD4 which proposed by Fouque, Leurent and Nguyen at CRYPTO'07: The MAC queries decreases from $2^{88}$ to $2^{72}$, and the number of MD4 computations decreases from $2^{95}$ to $2^{77}$. In this paper, we propose improved outer key-recovery attack on HMAC/NMAC-MD4 with $2^{77.1246}$ MAC queries and $2^{37}$ MD4 computations, by using divide and conquer paradigm.

• Review of KIISC
• /
• v.11 no.1
• /
• pp.55-63
• /
• 2001

다양한 응용프로그램에서 개별적인 보안기능의 개발은 중복된 노력의 투자는 물론 호환성과 이식성이 부족하므로 상업적 상품으로 기대되는 모듈화와 내구성을 제공하지 못한다. 따라서, 각 응용프로그램에서 공통적으로 사용할 수 있는 보안 API 표준화가 관심을 갖고 국제적으로 추진되고 있다. 본 논문에서는 널리 알려진 보안 API 표준으로써 IETF의 GSS-API, X/OPEN의 GCS-API, 마이크로소프트의 CryptoAPI, RSA의 Cryptoki, Intel의 CSSM-API를 중심으로 표준화 동향을 조사 분석하였다.

• Proceedings of the Korea Institutes of Information Security and Cryptology Conference
• /
• 2002.11a
• /
• pp.409-414
• /
• 2002

1996년 Crypto의 럼프세션에 소개된 NTRU는 잘려진 다항식 환(truncated polynomial ring)을 기반으로 작은 정수의 덧셈과 곱셈, 그리고 쉬프트(shift)연산만 이루어지는 암호시스템이다. 그 응용분야 중 NTRU기반 서명기법은 몇 번의 개정에 의해 2001년 NTRUSign이 소개되었다. NTRUSign은 기존의 NSS들의 단점을 보완하였지만 디지털 문서로부터 서명 생성시 순열기법이 아닌 것과 서명 복사본으로부터의 공격이 가능함이 최근 밝혀졌다. 이에 본 논문에서는 NTRU 암호시스템의 안전성을 기반으로 생성한 공유키와 대칭키 암호를 결합해 개선된 서명(Improved NTRUSign) 프로토콜을 제안한다.

• Proceedings of the IEEK Conference
• /
• 2002.07a
• /
• pp.674-677
• /
• 2002

This paper describes the design of elliptic curve crypto (ECC) coprocessor over binary fields for ECC protocols. Our ECC processor provides the elliptic curve operations for Diffie-Hellman, EC Elgamal and ECDSA protocols. The ECC we have implemented is defined over the fieTd GF(2$\^$163/),which is a SEC-2 recommendation［6］.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.04a
• /
• pp.862-864
• /
• 2002

정보 보안을 위한 암호화 처리는 각종 컴퓨터 시스템이나 통신시스템에서 부가적으로 수행되기 때문에암호화 속도가 느린 경우에는 시스템의 속도 지연을 유발시키게 된다. 따라서 고속의 컴퓨터 연산이나 고속통신에 있어서 이에 맞는 고속의 암호화는 필수적으로 해결되어야 할 과제인데, 이것은 암호화 및 복호화를 하드웨어로 처리함으로서 가능하다. 본 연구에서는 차세대 표준 암호화 알고리즘인 AES-128의 암호화와 복호화를 단일 ASIC칩에 구현하고, 인터페이스 핀의 수와 내부 모듈간의 버스 폭에 따른 칩의 효율성을 평가하였다. 이 연구에서 VHDL 설계 및 시뮬레이션은 Altera 사의 MaxPlus 29.64를 이용하였으며, ASIC 칩은 Altera 사의 FLEXIOK 계열의 칩을 사용하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.04a
• /
• pp.826-828
• /
• 2002

최근 XML에 관련된 여러 가지 보안기술에 관한 연구가 진행되고 있다. 본 본문에서는 XML표준화 단체에서 규정한 XML 전자서명과 XML 암호화 표준 명세서를 준수하는 XML 보안 API를 설계하고 구현한다. 본 논문에서 제안된 시스템은 표준 명세서에서 요구하는 암호 알고리즘 및 국내 표준 암호알고리즘과 공개키 인증서를 처리 할 수 있도록 설계하였다.

• Proceedings of the Acoustical Society of Korea Conference
• /
• 1998.06c
• /
• pp.347-350
• /
• 1998

최근 개인 휴대통신과 컴퓨터 기술의 발달로 유용한 데이터의 질적.양적 향상을 가져왔다. 이로 인해 저장중이거나 선로상에서의 전송중인 정보의 보호문제가 중요시되고 있다. 이러한 정보보호 문제가 중요시됨에 따라 정보보호를 위한 직접적인 암호화 방법중의 하나인 IDEA(International Data Encryption Algorithm)의 구현을 제안하고자 한다. IDEA는 블록 암호화 방식의 하나로서 64비트 데이터를 암호화하기 위해 128비트의 키를 사용한다. 본 논문에서 암호알고리즘 구현을 위하여 하드웨어 설계언어인 VHDL을 사용하였고, V-System을 이용하여 Simulation을 수행하였다. Coding된 알고리즘은 Synopsy를 사용하여 자동합성하였고, Xilinx사의 FPGA-4025를 Target으로 구현하였다.

• Review of KIISC
• /
• v.10 no.2
• /
• pp.11-20
• /
• 2000

WAP forum에서 제안한 WAP은 무선 인터넷을 위해 전세계적으로 가장 많이 사용되는 규격으로 무선 환경의 제약성을 고려하여 설계되었다 WAP은 다양한 응용 서비스의 보안을 위해 WTLS, WMLScript Crypto Library, WIM 그리고 WPKI에 대한 규격을 포함하지만 게이트웨이 모델을 사용함에 따른 구조적인 보안 결함을 가진다. 본 논문에서는 WAP보안을 위한 구성 요소들에 대해 검토하고 현재 WAP 보안의 문제점에 대해 논의한 후 그것을 해결하기 위한 WAP forum 의 보안 표준화 방향에 대해 고찰하고자 한다.