• 제목/요약/키워드: Critical dimension(CD)

검색결과 37건 처리시간 0.027초

PCDS: 반도체 및 디스플레이 공정 시 실시간 입자 분석 및 모니터링 방법

  • 김득현;김용주;강상우;김태성;이준희
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2015년도 제49회 하계 정기학술대회 초록집
    • /
    • pp.70.2-70.2
    • /
    • 2015
  • 현재 반도체 및 디스플레이이 공정 분야는 1 um 이상의 입자에서부터 10 nm이하 크기의 오염입자를 제어해야 한다. 현재 오염원인을 파악하기 위해서 사용하는 방법은 공정 완료 후 대상물(웨이퍼 및 글래스)을 CD-SEM (Critical Dimension Scanning Electron Microscope)와 같은 첨단 분석장비를 사용하여 사후 (Ex-situ) 진행하고 있다. 이러한 방법은 오염원이 이미 공정 대상물을 오염시키고 난 후 그 원인을 분석하는 방법으로 그 원인을 찾기가 어려울 뿐만 아니라, 최근 공정관리가 공정 진행 중(In-situ) 행해져야 하는 추세로 봤을 때 합당한 방법이라 할 수 없다. 이를 해결하기 위해 진공공정 중 레이저를 이용하여 측정하고자 하는 여러 시도들이 있었지만, 여전히 긍정적인 답변을 보여주지 못하고 있다. 본 발표에서 소개하는 PCDS (Particle Characteristic Diagonosis System)은 PBMS (Particle Beam Mass Spectrometer)와 SEM (Scanning Electron Microscope), 그리고 EDS (Energy Dispersive X-ray Spectroscopy)를 통합하여 만든 시스템으로 진공공정 중 (In-situ) 챔버 내부에서 발생하고 있는 입자의 크기 분포, 입자의 형상, 그리고 입자의 성분을 실시간으로 분석할 수 있는 방법을 제공한다. 이러한 방법 (PCDS)에 대한 개념과 원리, 그리고 현재까지 개발된 단계에서 얻어진 결과에 대해 소개할 것이다.

  • PDF

Atomic-Layer Etching of High-k Dielectric Al2O3 with Precise Depth Control and Low-Damage using BCl3 and Ar Neutral Beam

  • 김찬규;민경석;염근영
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
    • /
    • pp.114-114
    • /
    • 2012
  • Metal-oxide-semiconductor field-effect transistors (MOSFETs)의 critical dimension (CD)가 sub 45 nm로 줄어듬에 따라 기존에 gate dielectric으로 사용하고 있는 SiO2에서 발생되는 high gate leakage current 때문에 새로운 high dielectric constant (k) 물질들이 연구되기 시작하였다. 여러 가지 high-k 물질 중에서, aluminum-oxide (Al2O3)는 높은 dielectric constant (~10)와 전자 터널링 barrier height (~2eV) 등을 가지기 때문에 많은 연구가 되고 있다. 그러나 Al2O3를 anisotropic한 patterning을 하기 위해 주로 사용되고 있는 halogen-based 플라즈마 식각 과정에서 나타나는 Al2O3와 하부 layer간의 낮은 식각 selectivity 뿐만 아니라 표면에 발생되는 defect, stoichiometry modification, roughness 변화 등의 많은 문제점들로 인하여 device performance가 감소하기 때문에 이를 해결하기 위한 많은 연구들이 진행중이다. 따라서 본 연구에서는 실리콘 기판위의 atomic layer deposition (ALD)로 증착된 Al2O3를 BCl3/Ar 중성빔을 이용하여 원자층 식각한 후 식각 특성을 분석해 보았다. Al2O3 표면을 BCl3로 absorption시킨 후 Ar 중성빔으로 desorption 시키는 과정에서 volatile한 aluminum-chlorides와 boron oxychloride가 형성되어 layer by layer로 제거됨을 관찰 할 수 있었다.

  • PDF

EUV 펠리클 투과도에 따른 이미지 전사 특성 분석 (Imaging Performance of the Dependence of EUV Pellicle Transmittance)

  • 우동곤;김정환;김정식;홍성철;안진호
    • 반도체디스플레이기술학회지
    • /
    • 제15권3호
    • /
    • pp.35-39
    • /
    • 2016
  • Extreme Ultraviolet Lithography (EUVL) is the most promising technique in the field of Next Generation Lithography (NGL) expected to be used in the 1x-nm node for High Volume Manufacturing (HVM). But there exits remaining challenges for proper defect control of EUV mask. It was considered development of EUV pellicle for protecting the EUV mask has many obstacles due to high extinction coefficient of EUV wavelength. Recently researchers in the industry of semiconductor argue about the necessity of EUV pellicle and make effort to achieve it. In this paper, we investigated that the relationship between imaging performance and transmittance of EUV pellicle quantitatively. We made in-house EUV pellicle and analyzed its imaging performance of the dependence of pellicle transmittance using Coherent Scattering Microscopy(CSM). The imaging performance of EUV mask with pellicle is affected by its transmittance and we found that the performance of EUV mask improved with higher transmittance pellicle.

EUV pellicle의 standoff 거리에 따른 이미지 전사 특성 평가 (Evaluation on the Relationship between Mask Imaging Performance and Standoff Distance of EUV Pellicle)

  • 우동곤;홍성철;김정식;조한구;안진호
    • 반도체디스플레이기술학회지
    • /
    • 제15권1호
    • /
    • pp.22-26
    • /
    • 2016
  • Extreme ultraviolet (EUV) pellicle is one of the most concerned research in the field of EUV lithography (EUVL). Imaging performance of EUV mask with pellicle should be investigated prior to high volume manufacturing (HVM) of EUVL. In this paper, we analyzed the relationship between standoff distance and imaging performance of EUV mask to verify the influences of relative standoff distance on imaging performance. As a result, standoff distance of EUV pellicle has no effect on imaging performance of EUV mask such as critical dimension (CD), normalized image log slope (NILS) and image contrast. Therefore, pellicle support structure can be flexibly designed and modified in diverse ways to complement the thermal limitation of EUV pellicle membrane.

원자층 식각을 이용한 Sub-32 nm Metal Gate/High-k Dielectric CMOSFETs의 저손상 식각공정 개발에 관한 연구

  • 민경석;김찬규;김종규;염근영
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
    • /
    • pp.463-463
    • /
    • 2012
  • ITRS (international technology roadmap for semiconductors)에 따르면 MOS(metal-oxide-semiconductor)의 CD (critical dimension)가 45 nm node이하로 줄어들면서 poly-Si/$SiO_2$를 대체할 수 있는 poly-Si/metal gate/high-k dielectric이 대두된다고 보고하고 있다. 일반적으로 high-k dielectric를 식각시 anisotropic 한 식각 형상을 형성시키기 위해서 plasma를 이용한 RIE (reactive ion etching)를 사용하고 있지만 PIDs (plasma induced damages)의 하나인 PIED (plasma induced edge damage)의 발생이 문제가 되고 있다. PIED의 원인으로 plasma의 direct interaction을 발생시켜 gate oxide의 edge에 trap을 형성시키므로 그 결과 소자 특성 저하가 보고되고 있다. 그러므로 본 연구에서는 이에 차세대 MOS의 high-k dielectric의 식각공정에 HDP (high density plasma)의 ICP (inductively coupled plasma) source를 이용한 원자층 식각 장비를 사용하여 PIED를 줄일 수 있는 새로운 식각 공정에 대한 연구를 하였다. One-monolayer 식각을 위한 1 cycle의 원자층 식각은 총 4 steps으로 구성 되어 있다. 첫 번째 step은 Langmuir isotherm에 의하여 표면에 highly reactant atoms이나 molecules을 chemically adsorption을 시킨다. 두 번째 step은 purge 시킨다. 세 번째 step은 ion source를 이용하여 발생시킨 Ar low energetic beam으로 표면에 chemically adsorbed compounds를 desorption 시킨다. 네 번째 step은 purge 시킨다. 결과적으로 self limited 한 식각이 이루어짐을 볼 수 있었다. 실제 공정을 MOS의 high-k dielectric에 적용시켜 metal gate/high-k dielectric CMOSFETs의 NCSU (North Carolina State University) CVC model로 구한 EOT (equivalent oxide thickness)는 변화가 없으면서 mos parameter인 Ion/Ioff ratio의 증가를 볼 수 있었다. 그 원인으로 XPS (X-ray photoelectron spectroscopy)로 gate oxide의 atomic percentage의 분석 결과 식각 중 발생하는 gate oxide의 edge에 trap의 감소로 기인함을 확인할 수 있었다.

  • PDF

CFD Study for the Design of Coolant Path in Cryogenic Etch Chuck

  • Jo, Soo Hyun;Han, Ji Hee;Kim, Jong Oh;Han, Hwi;Hong, Sang Jeen
    • 반도체디스플레이기술학회지
    • /
    • 제20권2호
    • /
    • pp.92-97
    • /
    • 2021
  • The importance of processes in cryogenic environments is increasing in a way to address problems such as critical dimension (CD) narrow and bottlenecks in micro-processing. Accordingly, in this paper, we proceed with the design and analysis of Electrostatic Chuck(ESC) and Coolant in cryogenic environments, and present optimal model conditions to provide the temperature distribution analysis of ESC in these environments and the appropriate optimal design. The wafer temperature uniformity was selected as the reference model that the operating conditions of the refrigerant of the liquid nitrogen in the doubled aluminum path were excellent. Design of simulation (DOS) was carried out based on the wheel settings within the selected reference model and the classification of three mass flow and diameter case, respectively. The comparison between factors with p-value less than 0.05 indicates that the optimal design point is when five turns of coolant have a flow rate of 0.3 kg/s and a diameter of 12 mm. ANOVA determines the interactions between the above factor, indicating that mass flow is the most significant among the parameters of interests. In variable selection procedure, Case 2 was also determined to be superior through the two-Sample T-Test of the mean and variance values by dividing five coolant wheels into two (Case 1 : 2+3, Case 2: 3+2). Finally, heat transfer analysis processes such as final difference method (FDM) and heat transfer were also performed to demonstrate the feasibility and adequacy of the analysis process.

플라즈마 공정 진단을 위한 공간 분해 발광 분광 분석법 소개

  • 박창희;김동희;최성원;이창석
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2013년도 제45회 하계 정기학술대회 초록집
    • /
    • pp.81-81
    • /
    • 2013
  • 반도체, LCD, MEMs 등 미세 전자소자의 제작과 깊은 관련이 있는 IT 산업은 자동차 산업과 함께 세계 경제를 이끌고 있는 핵심 산업이며, 그 발전 가능성이 크다고 할 수 있다. 이 중 반도체, LCD 공정 기술에 관해서 대한민국은 세계를 선도하여 시장을 이끌어 나가고 있는 실정이다. 이들의 공정기술은 주로 높은 수율(yield)을 기반으로 한 대량 생산 기술에 초점이 맞추어져 있기 때문에, 현재와 같은 첨예한 가격 경쟁력이 요구되는 시대에서 공정 기술 개발을 통해 수율을 최대한으로 이끌어 내는 것이 현재 반도체를 비롯한 미세소자 산업이 직면하고 있는 하나의 중대한 과제라 할 수 있다. 특히 반도체공정에 있어 발전을 거듭하여 현재 20 nm 수준의 선폭을 갖는 소자들의 양산이 계획 있는데 이와 같은 나노미터급 선폭을 갖는 소자 양산과 관련된 CD (critical dimension)의 감소는 공차의 감소를 유발시키고 있으며, 패널의 양산에 있어서 생산 효율 증가를 위한 기판 크기의 대형화가 이루어지고 있다. 또한, 소자의 집적도를 높이기 위하여 높은 종횡비(aspect ratio)를 요구하는 공정이 일반화됨에 따라 단일 웨이퍼 내에서의 공정의 균일도(With in wafer uniformity, WIWU) 및 공정이 진행되는 시간에 따른 균일도(Wafer to wafer uniformity)의 변화 양상에 대한 파악을 통한 공정 진단에 대한 요구가 급증하고 있는 현실이다. 반도체 및 LCD 공정에 있어서 공정 균일도의 감시 및 향상을 위하여 박막, 증착, 식각의 주요 공정에 널리 사용되고 있는 플라즈마의 균일도(uniformity)를 파악하고 실시간으로 감시하는 것이 반드시 필요하며, 플라즈마의 균일도를 파악한다는 것은 플라즈마의 기판 상의 공간적 분포(radial direction)를 확인하여 보는 것을 의미한다. 현재까지 플라즈마의 공간적 분포를 진단하는 대표적인 방법으로는 랭뮤어 탐침(Langmuir Probe), 레이저 유도 형광법(Laser Induced Fluorescence, LIF) 그리고 광섬유를 이용한 발광분광법(Optical Emission Spectroscopy, OES)등이 있으나 랭뮤어 탐침은 플라즈마 본연의 상태에서 섭동(pertubation) 현상에 의한 교란, 이온에너지 측정의 한계로 인하여 공정의 실시간 감시에 적합하지 않으며, 레이저 유도 형광법은 측정 물질의 제한성 때문에 플라즈마 내부에 존재하는 다양한 종의 거동을 살필 수 없다는 단점 및 장치의 설치와 정렬(alignment)이 상대적으로 어려워 산업 현장에서 사용하기에 한계가 있다. 본 연구에서는 최소 50 cm에서 최대 400 cm까지 플라즈마 내 측정 거리에서 최대 20 mm 공간 분해가 가능한 광 수광 시스템 및 플라즈마 공정에서의 라디칼의 상태 변화를 분광학적 비접촉 방법으로 계측할 수 있는 발광 분광 분석기를 접목하여 플라즈마 챔버 내의 라디칼 공간 분포를 계측할 수 있는 진단 센서를 고안하고 이를 실 공정에 적용하여 보았다. 플라즈마 증착 및 식각 공정에서 형성된 박막의 두께 및 식각률과 공간 분해발광 분석법을 통하여 계측된 결과와의 매우 높은 상관관계를 확인하였다.

  • PDF