• 한국통신학회논문지
• /
• 제36권2A호
• /
• pp.160-171
• /
• 2011

유비쿼터스 컴퓨팅을 위한 핵심기술 중의 하나는 WSN이다. WSN은 인간과 모든 사물의 인식 정보를 기본으로 주변의 환경정보까지 탐지하여 이를 실시간으로 네트워크에 연결하여 정보를 관리하는 것이다. 이러한 환경에서 기존의 연구는 RGF를 이용하여 목표영역 내 대부분의 센서 노드에게 전송경로를 설정할 수 있는 메커니즘을 제공한다. 그러나 목표영역과 상관없는 노드들까지 에너지 소비를 부담해야하는 문제가 발생한다. 따라서 본 논문에서는 WSN 환경에서 싱크로부터 설정된 특정 지역에서 데이터를 수집 할 수 있도록 고안된 프로토콜인 EEDCP를 제안한다. EEDCP는 WSN 지역에서 목표영역 내부에서만 데이터 수집을 위한 전송경로를 설정하는 프로토콜이다. 그리고 시뮬레이션을 통해 제안하는 기법이 기존 연구와 비교해 에너지 효율성 및 고립노드 발생 비율 측면에서 효율적임을 보였다.

• Nuclear Engineering and Technology
• /
• 제48권5호
• /
• pp.1083-1095
• /
• 2016

The design of Prototype Gen-IV Sodium-Cooled Fast Reactor (PGSFR) has been developed and the validation and verification (V&V) activities to demonstrate the system performance and safety are in progress. In this paper, the current status of test activities is described briefly and significant results are discussed. The large-scale sodium thermal-hydraulic test program, Sodium Test Loop for Safety Simulation and Assessment-1 (STELLA-1), produced satisfactory results, which were used for the computer codes V&V, and the performance test results of the model pump in sodiumshowed good agreement with those in water. The second phase of the STELLA program with the integral effect tests facility, STELLA-2, is in the detailed design stage of the design process. The sodium thermal-hydraulic experiment loop for finned-tube sodium-to-air heat exchanger performance test, the intermediate heat exchanger test facility, and the test facility for the reactor flow distribution are underway. Flow characteristics test in subchannels of a wire-wrapped rod bundle has been carried out for safety analysis in the core and the dynamic characteristic test of upper internal structure has been performed for the seismic analysis model for the PGSFR. The performance tests for control rod assemblies (CRAs) have been conducted for control rod drive mechanism driving parts and drop tests of the CRA under scram condition were performed. Finally, three types of inspection sensors under development for the safe operation of the PGSFR were explained with significant results.

• Nuclear Engineering and Technology
• /
• 제47권5호
• /
• pp.523-533
• /
• 2015

Three-dimensional flow phenomena in a wire-wrapped 37-pin fuel assembly mock-up of a Japanese loop-type sodium-cooled fast reactor, Monju, were investigated with a numerical analysis using a general-purpose commercial computational fluid dynamics code, CFX. Complicated and vortical flow phenomena in the wire-wrapped 37-pin fuel assembly were captured by a Reynolds-averaged Navier-Stokes flow simulation using a shear stress transport turbulence model. The main purpose of the current study is to understand the three-dimensional complex flow phenomena in a wire-wrapped fuel assembly to support the license issue for the core design. Computational fluid dynamics results show good agreement with friction factor correlation models. The secondary flow in the corner and edge subchannels is much stronger than that in an interior subchannel. The axial velocity averaged in the corner and edge subchannels is higher than that averaged in the interior subchannels. Three-dimensional multiscale vortex structures start to be formed by an interaction between secondary flows around each wire-wrapped pin. Behavior of the large-scale vortex structures in the corner and edge subchannels is closely related to the relative position between the hexagonal duct wall and the helically wrapped wire spacer. The small-scale vortex is axially developed in the interior subchannels. Furthermore, a driving force on each wire spacer surface is closely related to the relative position between the hexagonal duct wall and the wire spacer.

• 한국유체기계학회 논문집
• /
• 제15권5호
• /
• pp.60-66
• /
• 2012

One of commonly physical phenomena encountered in pump sump systems in which its significant influence to the hydraulic performance of pump system plays an important role in the field of fluid engineering, is the appearance of free surface and submerged vortices. In this paper, a study of the vortices behavior and their formative mechanism of asymmetry is considered in this paper by using numerical approach. The Reynolds-Averaged Navier-Stokes (RANS) equations and k-omega Shear Stress Transport turbulence model used to describe the properties of turbulent flows, in company with VOF multiphase model, are implemented by Fluent code with multi-block structured grid system. In the numerical simulation, the calculated elevation of air-water interface and vortex core contours are used to classify visually surface vortices as well as submerged vortices. It is shown that the free surface vortex is identified by the concavity of liquid region from the free surface and swirling flow at that own plane. To investigate the distinctive behavior of these vortices corresponding to each given flow rate at the same water level, some numerical testing of them are considered here in such a manner that the flow pattern of surface vortex are obtained similarly to the obtained results from experiment. Furthermore, the influence due to the change of grid refinement and the variation of depth of the concavity are also considered in this paper. From that, these influential factors will be implemented to design a good pump sump with higher performance in the future.

• 마이크로전자및패키징학회지
• /
• 제20권1호
• /
• pp.21-26
• /
• 2013

본 연구는 유한 요소 시뮬레이션을 이용하여 계산한 시편의 곡률과 3D 스캐너로 측정한 곡률을 비교하여 패키지 기판 구조의 휨 거동을 예측하는 새로운 분석 방법을 제안한다. 패키지 기판은 프리프레그 경화나 구리 패턴 도금과 같은 다양한 공정을 거치면서 쉽게 휘게 된다. 기판의 휨이 어떤 공정에서 어느 정도 생기는지를 알아보기 위하여 다양한 종류의 시편을 제작하고 각 시편의 형상을 3D스캐너를 이용하여 측정하였다. 그 후 시편의 형상으로부터 film에 걸리는 잔류 응력을 휨을 이용한 수식으로부터 계산하였다. 패키지 기판에 들어가는 절연체는 수지와 서로 직교 존재하는 섬유의 다발로 구성되어 있는 복합재료로서 이방성을 띄게 되는데 이는 패키지 기판의 독특한 굽힘 거동을 일으킨다. 우리는 유한 요소 법에 의한 휨 변형을 시뮬레이션하고 측정 데이터를 이용하여 시뮬레이션 휨을 비교하였다. 측정된 휨으로부터 계산한 전해 구리 도금 응력은 약 58 MPa이다. 솔더 레지스트와 프리프레그의 경화 응력은 각각 실온에서 13 MPa 및 6.4 MPa 정도이다.

• 한국인터넷방송통신학회논문지
• /
• 제20권4호
• /
• pp.135-141
• /
• 2020

오늘날 서버, 데스크탑, 노트북과 같은 범용 컴퓨터뿐만이 아니라, 가전, 임베디드 시스템에서 중앙처리장치는 대부분 멀티코어 프로세서로 구성된다. 멀티코어 프로세서의 성능향상을 위하여, 토마술로 알고리즘을 적용한 비순차실행 프로세서를 각 코어 프로세서로 이용하는 것이 요구된다. 토마술로 알고리즘을 적용한 비순차실행 프로세서는 명령어 간의 종속성이 없고 피연산자가 준비된 명령어를 순서와 관계없이 먼저 실행하고, 분기어 너머로 예측실행을 수행함으로써, 모든 명령어를 순서대로 실행하는 순차실행 프로세서보다 성능을 크게 높일 수가 있다. 본 논문에서는 VHDL의 레코드 데이터형을 이용하여 토마술로 알고리즘을 이용하는 비순차실행 프로세서를 설계하고, GHDL로 검증하였다. 모의실험 결과, ARM 명령어로 구성된 프로그램에 대한 연산을 성공적으로 수행할 수 있었다.

• 한국융합학회논문지
• /
• 제8권7호
• /
• pp.231-236
• /
• 2017

본 연구에서는 고분자재료인 CFRP(Carbon Fiber Reinforced Plastic)과 구조용 금속인 SM45C로 이루어진 이종 복합재료가 경량화 재료용으로 사용되고 있다. SM45C를 심재로 갖고 양면에 섬유 적층각도가 다른 단반향 CFRP를 접착시킨 샌드위치형 복합재료를 이용하여 CT(Compact Tension)시험을 기초로 한 유한요소 해석을 진행하였다. CT시험은 하중을 받는 재료내의 크랙으로 인한 파괴거동을 확인하기 위한 대표적인 방법이다. 이종 복합재료를 기계 구조물에 적용하기 위해서는 크랙 및 구멍에 대한 영향을 연구하여야 한다. 샌드위치형 복합재료의 CT시험에 의한 파괴거동을 시뮬레이션 해석으로 연구하였다. 본 연구 결과로서, [0/60/-60/0]의 적층각도를 가진 단방향 CFRP 샌드위치형태 복합재료가 우수한 강도를 갖으며 최대 등가응력은 약 182GPa정도가 나타났다. 또한 복합 재료 형상으로서의 디자인적 요소를 융합 기술에 접목함으로서 그 미적인 감각을 나타낼 수 있다.

• 한국전자통신학회논문지
• /
• 제7권6호
• /
• pp.1455-1461
• /
• 2012

고속 이동통신 시스템의 핵심 기술인 다중입력 다중출력(MIMO; Multi-Input Multi-Output) 직교주파수분할(OFDM ; Orthogonal Frequency Division Multiplexing) 기술은 신뢰성 있는 데이터 수신을 위하여 낮은 추정 오차와 복잡도를 가지는 효과적인 채널추정 기법을 필요로 한다. 본 논문은 MIMO-OFDM 통신시스템에서 주로 사용되어 왔던 LS(Least Square)와 같은 기존의 채널추정 방식에 비해 낮은 채널추정 오차를 가지면서, MMSE(Minimum Mean Square Error) 기반의 채널추정 방식과는 유사한 추정 오차를 가지고 복잡도는 MMSE보다 월등히 낮은 채널추정 기법과 이를 위한 프리앰블(preamble) 파일럿 구조를 제안한다. 제안된 방식은 시간영역에서 LMS (Least Mean Square) 적응 알고리즘을 기반으로 채널을 추정하고, 추정된 채널벡터는 FFT(Fast Fourier Transform)를 거쳐 검파기로 보내진다. 컴퓨터 시뮬레이션을 통해 제안된 MIMO-OFDM 채널추정 방식의 성능을 확인한다.

• 한국전자통신학회논문지
• /
• 제12권2호
• /
• pp.273-280
• /
• 2017

트랜지트터의 대용량 집적 기술이 발전함에 따라 다수의 CPU를 하나의 칩에 구현하게 되었으며, 시스템의 요구사항을 맞추기 위하여 클럭 주파수는 점점 더 빨라지고 있다. 그러나 클럭 주파수를 증가시키는 것은 클럭 동기화 같은 시스템의 오동작을 일으키는 문제들을 유발시킬 수 있으므로 디지털 칩 설계 시에 불안정 상태 문제를 피하는 것이 아주 중요하다. 본 논문에서는 80nm CMOS 공정으로 설계된 D-FF을 사용하여 온도, 전원, 전달 게이트의 크기에 따라 Hspice의 이분법을 사용하여 불안정상태 구간을 측정한다. 모의 실험 결과에서 불안정상태 구간은 온도와 전원 전압의 증가에 따라 조금 증가하였지만, 전달 게이트의 면적에 대해서는에 포물선 모양으로 비례하고 있으며, 전달 게이트의 P 형과 N 형 트랜지스터의 비율이 4:2 일 때 불안정상태 구간이 최소가 되는 것을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2002년도 춘계종합학술대회
• /
• pp.257-260
• /
• 2002

차세대 블록 암호 표준인 AES(Advanced Encryption Standard) Rijndael(라인달) 암호 프로세서를 설계하였다. 라운드 변환블록 내부에 서브 파이프라인 단계를 삽입하여 현재 라운드의 후반부 연산과 다음 라운드의 전반부 연산이 동시에 처리되도록 하였으며, 이를 통하여 암.복호 처리율이 향상되도록 하였다. 라운드 처리부의 주요 블록들이 암호화와 복호화 과정에서 하드웨어 자원을 공유할 수 있도록 설계함으로써, 면적과 전력소비가 최소화되도록 하였다. 128-b/192-b/256-b의 마스터 키 길이에 대해 라운드 변환의 전반부 4 클록 주기에 on-the-fly 방식으로 라운드 키를 생성할 수 있는 효율적인 키 스케줄링 회로를 고안하였다. Verilog HDL로 모델링된 암호 프로세서는 Xilinx FPGA로 구현하여 정상 동작함을 확인하였다. 0.35-$\mu\textrm{m}$ CMOS 셀 라이브러리로 합성한 결과, 약 25,000개의 게이트로 구현되었으며, 2.5-V 전원전압에서 220-MHz 클록으로 동작하여 약 520-Mbits/sec의 성능을 갖는 것으로 예측되었다.