• Journal of Information Processing Systems
• /
• 제16권4호
• /
• pp.975-990
• /
• 2020

Nowadays, the Internet of Things (IoT) network, is increasingly becoming a ubiquitous connectivity between different advanced applications such as smart cities, smart homes, smart grids, and many others. The emerging network of smart devices and objects enables people to make smart decisions through machine to machine (M2M) communication. Most real-world security and IoT-related challenges are vulnerable to various attacks that pose numerous security and privacy challenges. Therefore, IoT offers efficient and effective solutions. intrusion detection system (IDS) is a solution to address security and privacy challenges with detecting different IoT attacks. To develop an attack detection and a stable network, this paper's main objective is to provide a comprehensive overview of existing intrusion detections system for IoT environment, cyber-security threats challenges, and transparent problems and concerns are analyzed and discussed. In this paper, we propose software-defined IDS based distributed cloud architecture, that provides a secure IoT environment. Experimental evaluation of proposed architecture shows that it has better detection and accuracy than traditional methods.

• 한국컴퓨터정보학회논문지
• /
• 제13권3호
• /
• pp.35-44
• /
• 2008

본 논문에서는 SOA 기반의 EST 서열 주해 시스템인 SeqWeB을 제안한다. SeqWeB은 EST 서열 주해에 사용되는 8개의 분석 프로그램 (Phrap, cross_match, RepeatMasker, ICAtools, TGICL, CAP 3, Phrap, BLAST)을 웹 서비스로 제작하고, BPEL (Business Process Execution Language)을 통해 8개의 서비스를 다양한 형태로 조합한다. BPEL로 조합한 서비스들은 표준 데이터 형식으로 통신하여 통합 시 상호 운용성을 보장한다. SeqWeB은 웹 서비스와 BPEL을 통한 약 결합 방식으로 통합하여, 기존의 애플리케이션 통합 방식보다 시스템의 확장과 수정이 쉬우며 유지보수 비용이 저렴하다. 또한, SeqWeB은 다른 서비스의 컴포넌트로 사용될 수도 있다. SeqWeB을 통해 SOA가 지향하는 재사용성(Reusability)과 유연성 (Flexible)을 기반으로 기존과 다른 방식의 생물학 분야의 애플리케이션 통합방법론을 제시한다.

• 한국ITS학회 논문지
• /
• 제17권5호
• /
• pp.173-187
• /
• 2018

본 논문에서는 주차장 관리 시스템의 한 부분으로 차량 계수를 위한 감시 카메라 시스템의 컴퓨터 비전과 심층 학습 기반 기법을 제안하고자 한다. You Only Look Once 버전 2 (YOLOv2) 탐지기를 적용하고 YOLOv2 기반의 심층 컨볼루션 신경망(CNN)을 다른 아키텍처와 두 가지 모델로 구성하였다. 제안 된 아키텍처의 효과를 Udacity의 자체 운전 차량 데이터 세트를 사용하여 설명하였다. 학습 및 테스트 결과, 자동차, 트럭 및 보행자 탐지 시 원래 구조(YOLOv2)의 경우 47.89%의 mAP를 나타내는 것에 비하여, 제안하는 모델의 경우 64.30 %의 mAP를 달성하여 탐지 정확도가 향상되었음을 증명하였다.

• 한국컴퓨터정보학회논문지
• /
• 제16권9호
• /
• pp.123-129
• /
• 2011

본 논문에서는 복수개의 컨퍼런스 서버로 구성되는 분산형 컨퍼런스 환경에서 컨퍼런스 참가자들의 URI로 구성된 리소스 리스트를 사용하여 서버와 참가자들 사이에서 교환되는 SIP 메시지 양을 크게 줄이고 아울러 컨퍼런스 서버의 처리 시간 및 부하도 줄일 수 있는 새로운 분산형 컨퍼런스 구조를 제안하였다. 제안된 방안에서는 리소스 리스트를 사용하여 컨퍼런스 참가 시에 소요되는 SIP 메시지 수를 크게 줄일 수 있고 컨퍼런스 이벤트 패키지 등록 및 세션 유지를 위해 필요한 SIP 메시지 수도 크게 줄일 수 있다. 따라서 본 구조를 사용하여 컨퍼런스 시스템의 확장성을 높일수 있고네트워크 트래픽을줄일 수있게 되며이를위하여본논문에서는리소스리스트를처리하는데 필요한 요소들이 추가된 새로운 컨퍼런스 정보 데이터 포맷이 제시되었다. 또 본 논문에서는 동적으로 컨퍼런스 서버들이 컨퍼런스 환경에 추가되는 과정이 제시되었고 각 컨퍼런스 서버들과 컨퍼런스 참가자들 사이의 SIP 메시지 및 컨퍼런스 정보 데이터 교환 절차도 함께 제시되었다. 제안된 시스템의 성능은 실험을 통하여 분석하였다.

• 한국컴퓨터정보학회논문지
• /
• 제15권1호
• /
• pp.13-21
• /
• 2010

보드에 장착된 소자들을 테스트하기위해 제안된 IEEE 1149.1 시험 구조는 입력으로 TDI 핀을 사용하고 출력으로 TDO 핀을 사용하는 커다란 직렬 쉬프트 레지스터이다. IEEE 1149.1은 보드 수준에서의 테스트는 완벽하게 수행하지만 보드가 시스템에 장착되고 난 후의 수행 중인 시스템 수준에서의 실시간 동작클럭 속도로의 테스트에는 문제가 있다. 즉시험대상 핀의 실시간 동작신호를 시험하기 위하여 직렬 시프트 레지스트 체인들의 출력속도를 동작 클럭의 쉬프트레지스터 배수 이상의 속도로 작동 하여야 한다. 본 논문에서는 시스템 클럭과 동일한 속도로 실시간 신호를 캡쳐하기 위한 실시간 신호 시험 구조를 설계하고 시험 절차를 제안하였다. 제안한 실시간 신호 시험 구조를 Altera의 Max+Plus 10.0을 사용하여 제안한 시험 절차에 따라 시뮬레이션을 수행하였으며, 이를 통해 제안한 시험구조가 정확히 동작함을 확인하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2004년도 춘계학술발표대회
• /
• pp.1501-1504
• /
• 2004

We describe a Bluetooth wireless sensor network for security systems, which includes the implementation issues about system architecture, power management, self-configuration of network, and routing. We think that the methods or algorithms described in this paper can be easily applied to other embedded Bluetooth applications for wireless networks.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -1
• /
• pp.145-148
• /
• 2002

In a network communication process, cryptographic algorithms play important role for secure process. This paper presents a new system architecture named "DCCS." This system can handle flexible operations of both cryptographic algorithms and the keys. For experimental evaluation, two representative cryptographic algorithms DES and Triple-DES are designed and implemented into an FPGA chip on the SEBSW-1. Then the developed board is confirmed to change its cryptographic algorithms dynamically. Also its throughput confirmed the ability of the real-time net-work use of the designed system.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(2)
• /
• pp.317-320
• /
• 2002

Recently, AMBA(Advanced Microcontroller Bus Architecture) is used as common system bus at embedded system. In this paper, we described test method of peripheral device which is connected to AMBA according to the bus interface defined by AMBA protocol We implemented one of the APB(Advanced Peripheral Bus) peipheral module, GPIO(General Purpose Input/output), and tested its functionality as il is connected to the AMBA system.

• 대한전기학회논문지
• /
• 제32권12호
• /
• pp.441-449
• /
• 1983

Recently, various kinds of computers with architecture different from the usual type of Neumann and Data flow machine have been studied for inproving computational speed. Among them, Feed Forward Computer(F.F.C.) has been remarkably developed. F.F.C. is a computer different from usual digital one in operating system. The usual computer executes operation and operand Fetch after executing instruction fetch and instruction decode. But conceptually, F.F.C. excutes instruction fetch, instruction decode operand fetch and combinational execution simultaneously. Accordingly, a suitable software is needed to operate high reliability and efficiency of this F.F.C. system. In this study, I aim at developing characteristics on highly reliable computer system which should be a blueprint of F.F.C. system in the future.

• 한국정보처리학회논문지
• /
• 제5권10호
• /
• pp.2686-2703
• /
• 1998

프로세서 메모리 혼합 구조는 해마다 증가하는 프로세서와 메모리간의 성능 격차를 해결하는 대안으로 연구가 활발히 진행되고 있다. 본 논문에서는 프로세서 메모리 혼합 구조의 여러 가지 설계 대안들을 고찰하였다. 이를 위해서 DRAM 접근 시간의 분석적 모델을 제안하고 성능 향상점 및 성능 병목점을 찾았다. 제안한 분석적 모델에 의하여 DRAM 페이지 적중률을 증대하여 성능을 향상시키는 구조로써 새로운 온칩 DRAM 구조인 프리차지 연기 뱅크 아키텍쳐를 제안하였다. 또한 제안한 뱅크 아키텍쳐에 효율적으로 적용할 수 있는 뱅크 인터리빙 방법을 제시하였다. 제안한 구조는 기존의 일반적 DRAM 구조 및 계층적 다중-뱅크 구조보다 우수함을 시뮬레이션을 통하여 증명하였다. 시뮬레이션은 SimpleScalar 툴을 개조하여 사용하였고, SPEC95 벤치마크에 대해서, 캐쉬 메모리의 크기, 뱅크 개수, 프리차지 연기 시간 등의 변화에 대한 성능을 분석하였다.