• Journal of Electrical Engineering and Technology
• /
• 제10권5호
• /
• pp.2018-2030
• /
• 2015

A two stage ac drive configuration consisting of a single-phase line commutated rectifier and a three-phase voltage source inverter (VSI) is very common in low and medium power applications. The deterministic pulse width modulation (PWM) methods like sinusoidal PWM (SPWM) could not be considered as an ideal choice for modern drives since they result mechanical vibration and acoustic noise, and limit the application scope. This is due to the incapability of the deterministic PWM strategies in sprawling the harmonic power. The random PWM (RPWM) approaches could solve this issue by creating continuous harmonic profile instead of discrete clusters of dominant harmonics. Insufficient filtering at dc link results in the amplitude distortion of the input dc voltage to the VSI and has the most significant impact on the spectral errors (difference between theoretical and practical spectra). It is obvious that the sprawling effect of RPWM undoubtedly influenced by input fluctuation and the discrete harmonic clusters may reappear. The influence of dc link fluctuation on harmonics and their spreading effect in the VSI remains invalidated. A case study is done with four different filter capacitor values in this paper and results are compared with the constant dc input operation. This paper also proposes an ingenious RPWM, a ripple dosed sinusoidal reference-random carrier PWM (RDSRRCPWM), which has the innate capacity of suppressing the effect of input fluctuation in the output than the other modern PWM methods. MATLAB based simulation study reveals the fundamental component, total harmonic distortion (THD) and harmonic spread factor (HSF) for various modulation indices. The non-ideal dc link is managed well with the developed RDSRRCPWM applied to the VSI and tested in a proto type VSI using the field programmable gate array (FPGA).

• 지능정보연구
• /
• 제12권3호
• /
• pp.83-93
• /
• 2006

이 논문은 RFID를 이용한 무선 위치 인식 기술에 대한 것이다. 데이터의 RF 분석에 의한 수신된 신호의 강도로써 위치를 파악하고 위치 특성을 이해하는 실험을 하였다. 이 실험 시스템은 외부 환경 요인을 고려한 상태에서 5000대의 단말기를 이용하여 연구하였다. 이 위치 서비스는 특히 구매, 물류, 제조와 같은 일반산업, 자동조명/공조연동, 주차장 GATE 연동 서비스 등과 같은 많은 산업에서 이용될 것이다. 이 기술의 최적 솔루션은 일상생활의 지능형 정보가 필요하는 데이터의 저장과 접촉 비접촉에 토대를 둔 스마트 카드(전화카드, 은행카드..)등에도 이용될 것이다. 실내 위치 실험 방법은 서비스 및 추정된 위치 데이터를 이용한다. 이 연구의 결과는 아래와 같다. 첫째, Active RFID의 위치인식 시스템 설치 운영의 효율성과 둘째, 실내 무선위치 시스템의 추후 지능형 정보가 필요하는 여러 분야에서의 적용 가능성실험에 있다.

• 대한전자공학회논문지SD
• /
• 제43권1호
• /
• pp.79-84
• /
• 2006

본 논문에서는 저전력 휴대 멀티미디어 SoC를 위한 새로운 H.264 디블록킹 필터를 제안하였다. H.264 디블록킹 필터는 처리되는 화소값의 차이가 어떤 특정 조건을 만족하면 필터링의 일부 또는 전부를 수행하지 않아도 된다. 더욱이 양자화 계수값이 16 미만일 때에는 필터링 전체를 수행하지 않아도 된다. 이러한 특성을 이용하면 동작중에 디블록킹 필터 전체 또는 일부분을 가동 중단시킴으로서 전력 소모를 크게 줄일 수 있다. 제안하는 디블록킹 필터는 간단한 제어 회로를 사용하여 블록의 일부 또는 전부를 가동 중단시킬 수 있으며, 단일 하드웨어로 수평방향 필터링과 수직방향 필터링을 동시에 수행할 수 있다. 제안하는 저전력 디블록킹 필터는 $0.35{\mu}m$ 표준 셀 라이브러리 공정을 사용하여 실리콘 칩으로 구현되었다. 게이트 수는 약 20,000 게이트, 최대 동작 주파수는 108MHz, 최대 처리능력은 CCIR601 형식에서 30 frame/s이다.

• 대한전자공학회논문지SP
• /
• 제43권3호
• /
• pp.92-99
• /
• 2006

이 논문에서는 H.264 비디오 코딩에 사용되는 디블로킹 필터의 저전력 구조를 제안하였다. 즉, 8 픽셀의 입력에 대한 공통의 필터계수를 공유함으로써 구현 하드웨어를 줄일 수 있는 효율적인 구조를 제안하였다. 제안된 디블로킹 필터 구조는 MUX와 DEMUX 회로를 추가하여 설계하였으며, 기존 구조와 비교하여 44.2%의 덧셈연산 감소효과를 나타내었다. 또한 제안된 구조를 Verilog HDL 코딩과 FPGA로 구현한 결과, 기존의 디블로킹 필터 구조와 비교하여 각각 19.5%와 19.4%의 게이트 카운트 감소 효과를 보였다. 따라서 제안된 디블로킹 필터 구조는 H.264용 encoder와 decoder SoC에 널리 사용될 수 있는 저전력 구조이다.

• 한국전자파학회논문지
• /
• 제22권1호
• /
• pp.76-80
• /
• 2011

본 논문에서는 3~5 GHz의 동작 주파수를 가지는 0.18-${\mu}m$ CMOS 저전력/광대역 저잡음 증폭기 구조를 제안한다. 제안하는 광대역 저잡음 증폭기는 광대역 입력 정합, 발룬 기능, 그리고 우수한 노이즈 특성을 얻기 위해 노이즈 제거 회로 구조를 채택하였다. 특히, 2차 LC-대역 통과 필터를 증폭기의 부하로 구현함으로써 기존에 발표된 문헌들보다 최소 전력을 소모하면서 높은 전력 이득과 낮은 잡음 지수를 얻을 수 있었다. 본 논문에서 제안하는 저잡음 증폭기는 1.8 V 공급 전압으로부터 단지 3.94 mA의 전류를 소모하며, 모의 실험 결과, 3~5 GHz UWB 대역에서 전력 이득은 최소 +17 dB 이상, 잡음 지수는 최대 +4 dB 이하, 그리고 입력 IP3는 -15.5 dBm을 가진다.

• 한국주거학회논문집
• /
• 제6권2호
• /
• pp.181-189
• /
• 1995

It is thought as more important for us to understand foreign countrie's culture in the modern society. because the world is becoming closer day by day thiough the develepment of communication and mass-media. Cross-cultural study could play a role to give an opportunity for people to understand foreign countrie’s culture easily.In this respect, this study was planned to find out similarity and difference between Danish and Korean folk tables made and used before the 20th century during the 18th-l9th century as a part of the comparative study of folk furniture between the two countries. It would be very interesting if we could find something valuable between Danish and Korean folk furniture. because they are located very far away each other geographically with less cultural communication before.There were more differences than similarity between the folk tables of the two countries and major findings were as followings : Firstly, there were many kinds of space-saving tables in Denmark. whereas only a few kinds of tables which could be removed easily after their usage were found in KoreaSecondly, Banish folk tables were more emphasized on the function rather than decoration. Whereas Korean folk tables were smaller lower and more decorative than Danish ones to fit their life-style of sitting on the floor.Thirdly, many Danish folk tables were made of bare wood. while Korean ones were finished by transparent lacquer or vegetable oil. Stone tops if tables were rare in both countries. Lastly. there were common factors in the design of legs of folk tables in both countries. It was interesting that animal legs such as deg tiger cat. lion, and eagle were used for design motif of the table legs. But trestle leg, cross leg and gate leg were not found in Korean folk tables. As a conclusion, throughout this study, it became obvious that life-style was one of the most important factor influencing on the design of furniture.

• 대한전자공학회논문지SD
• /
• 제46권2호
• /
• pp.45-49
• /
• 2009

본 논문에서는 900Mhz 대역의 UHF RFID에서 직접변환방식의 LNA/Mixer를 설계하였다. 설계된 회로는 3.3V로 동작하며, 0.18um CMOS 공정으로 구현되었다. 본 논문은 높은 self jamming 신호를 극복하기 위해 공통게이트 입력 구조를 사용하였으며, 고이득, 저이득의 두 가지 동작 모드를 갖도록 설계되었다 측정결과, 설계된 LNA/Mixer는 고이득 모드와 저이득 모드에서 각각 4dBm과 11dBm의 입력 p1dB를 갖고, 12dB와 3dB의 변환이득을 갖는다. 또한, 두 가지 모드에서 각각 60mW와 79mW의 전력을 소비하며, 16dB와 20dB의 잡음지수를 갖는다.

• 전자공학회논문지
• /
• 제53권12호
• /
• pp.50-56
• /
• 2016

이 논문은 UHD 영상을 지원하는 멀티 디코더 용 인트라 예측 회로의 구조와 설계를 제안하고 있다. 제안된 회로는 가장 최신의 비디오 압축 표준인 HEVC뿐만 아니라 H.264도 지원한다. 이 회로는 기본적인 인트라 예측 기능이외에 추가적으로 H.264 표준에 정의되어 있는 참조 샘플 필터 연산과 HEVC 표준에 정의되어 있는 약한 참조 샘플 필터 및 강한 참조 샘플 필터 연산을 처리하는 기능도 갖고 있다. 공통적인 연산부와 내부 저장소를 공유함으로써 회로의 크기를 감소시켰으며, 병렬 연산을 통하여 성능을 향상시켰다. 제안된 회로는 Verilog HDL(Hardware Description Language)을 이용하여 RTL(Register Transfer Level)로 기술하였으며, Cadence의 NC-Verilog를 이용하여 기능을 검증하였다. RTL 회로를 Synopsys의 Design Compiler 및 130nm 표준 셀 라이브러리를 이용하여 합성하였다. 합성된 게이트 수준 회로는 69,694개의 게이트로 구성되며, 최대 동작주파수 157MHz에서 4K-UHD HEVC 영상을 초당 100 ~ 280 프레임의 속도로 처리한다.

• 전자공학회논문지A
• /
• 제31A권12호
• /
• pp.80-90
• /
• 1994

To develop VLSI of higher packing density with 0.5.mu.m gate length of less, semiconductor devices require shallow junction with higher doping concentration. the most common method to form the shallow junction is ion implantation, but in order to remove the implantation induced defect and activate the implanted impurities electrically, ion-implanted Si should be annealed at high temperature. In this annealing, impurities are diffused out and redistributed, creating deep PN junction. These make it more difficult to form the shallow junction. Accordingly, to miimize impurity redistribution, the thermal-budget should be kept minimum, that is. RTA needs to be used. This paper reports results of the diffusion characteristics of PSG film by varying Phosphorus weitht %/ Times and temperatures of RTA. From the SIMS.ASR.4-point probe analysis, it was found that low sheet resistance below 100 .OMEGA./ㅁand shallow junction depths below 0.2.mu.m can be obtained and the surface concentrations are measured by SIMS analysis was shown to range from 2.5*10$^{17}$ aroms/cm$^{3}$~3*10$^{20}$ aroms/cm$^{3}$. By depending on the RTA process of PSG film on Si, LDD-structured nMOSFET was fabricated. The junction depths andthe concentration of n-region were about 0.06.mu.m. 2.5*10$^{17}$ atom/cm$^{-3}$ , 4*10$^{17}$ atoms/cm$^{-3}$ and 8*10$^{17}$ atoms/cm$^{3}$, respectively. As for the electrical characteristics of nMOS with phosphorus junction for n- region formed by RTA, it was found that the characteristics of device were improved. It was shown that the results were mainly due to the reduction of electric field which decreases hot carriers.

• 전기전자학회논문지
• /
• 제19권3호
• /
• pp.392-399
• /
• 2015

본 논문에서는 HEVC와 VP9 코덱의 계수 변환 (Transform)을 수행하는 통합형 아키텍쳐를 제안하여 하드웨어 크기를 줄이고자 한다. 제안하는 아키텍쳐는 HEVC $4{\times}4$ IDCT, HEVC $4{\times}4$ IDST, VP9 $4{\times}4$ IDCT, VP9 $4{\times}4$ IADST를 통합 하드웨어에서 처리가 가능하다. HEVC $4{\times}4$ IDCT와 VP9 $4{\times}4$ IDCT는 계수의 스케일만 다를 뿐 동일한 IDCT 연산을 사용하며, 마찬가지로 HEVC $4{\times}4$ IDST와 VP9 $4{\times}4$ IADST도 계수의 스케일만 다를 뿐 동일한 IDST 연산을 사용한다. 더욱이 IDCT 연산과 IDST 연산에는 상당히 많은 유사점이 있어 일부 하드웨어를 공동으로 사용할 수 있다. 따라서 제안하는 하드웨어는 4가지 연산에 대해 곱셈기의 계수는 각각 다르지만 버터플라이 덧셈기등은 공통으로 사용하여 통합적으로 수행한다. 0.18um 공정에서 합성했을 때 게이트 수가 약 6,679 게이트로 기존 아키텍처 대비 25.3% 감소함을 확인하였다.