• 한국재료학회:학술대회논문집
• /
• 한국재료학회 1995년도 추계 학술발표 강연 및 논문개요집
• /
• pp.8-8
• /
• 1995

• 한국재료학회지
• /
• 제12권11호
• /
• pp.865-869
• /
• 2002

We investigated the reaction stability of titanium, cobalt and their bilayer films with side-wall spacer materials of SiO$_2$ for the salicide process. We prepared Ti 350 $\AA$, Co 150 $\AA$, Co 150 $\AA$/Ti 100 $\AA$ and Ti 100 $\AA$/Co 150 $\AA$ films on 1000 $\AA$-thick thermally grown SiO$_2$ substrates, respectively. Then the samples were rapid thermal annealed at the temperatures of $500^{\circ}C$, $600^{\circ}C$, and $700^{\circ}C$ for 20 seconds. We characterized the sheet resistance of the metallic layers with a four-point probe, surface roughness with scanning probe microscope, residual phases with an Auger depth profilometer, phase identification with a X-ray diffractometer, and cross-sectional microstructure evolution with a transmission electron microscope, respectively. We report that Ti reacted with silicon dioxide spacers above $700^{\circ}C$, Co agglomerated at $600^{\circ}C$, and Co/Ti, Ti/Co formed CoTi compound requiring a special wet process.

• 한국재료학회지
• /
• 제13권11호
• /
• pp.711-716
• /
• 2003

Gate length, height, and silicide thickness have all been shrinking linearly as device density has progressively increased over the years. We investigated the effect of the cobalt diffusion during the silicide formation process on the 60$\AA$-thick gate oxide lying underneath the Ti/Co and Co/Ti bilayers. We prepared four different cobalt silicides, which have similar sheet resistance, made from the film structure of Co/Ti(interlayer), and Ti(capping layer)/Co, and peformed the current-voltage, time-to-break down, and capacitance-voltage measurements. Our result revealed that the cobalt silicide process without the Ti capping layer allowed cobalt atoms to diffuse into the upper interface of gate oxides. We propose that 100$\AA$-thick titanium interlayer may lessen the diffusion of cobalt to gate oxides in 1500-$\AA$ height polysilicon gates.

• 한국재료학회지
• /
• 제8권5호
• /
• pp.470-473
• /
• 1998

Co/Ti 이중막을 급속열처리하여 형성한 $CoSi_{2}$에 $As^+$을 이온주입한 후, 500~$1000^{\circ}C$에서 drive-in 열처리하여 매우얇은 $n_{+}$ p접합의 다이오드를 제작하고 I-V 특성을 측정하였다. $500^{\circ}C$에서 280초 drive-in 열처리하였을 때, 50nm정도의 매우 얇은접합이 형성되었고, 누설전류가 매우 낮아 가장 우수한 다이오드 특성을 나타내었다. 특히, Co 단일막을 사용한 다이오드에 비해 누설전류는 2order 이상 낮았으며, 이는 $CoSi_{2}$Si의 계면이 균일하였기 때문이다.

• 한국재료학회지
• /
• 제9권11호
• /
• pp.1117-1122
• /
• 1999

5~10nm 두께의 얇은 산화막 위에 $\alpha$-실리콘과 Co/Ti 이중막을 순차적으로 증착하고 급속열처리하여 코발트 폴리사이드 전극을 만든 후, SADS법으로 다결정 Si을 도핑하여 MOS 커패시터를 제작하였다. 이때 drive-in 열처리조건에 따른 커패시터의 C-V 특성과 누설전류를 측정하여, $\textrm{CoSi}_{2}$의 열적안정성과 도판트 (B 및 As)의 재분포가 Co-폴리사이드 게이트의 전기적 특성에 미치는 영향을 연구하였다.$ 700^{\circ}C$에서 60~80초간 열처리시, 다결정 Si층의 도핑으로 우수한 C-V 특성과 낮은 누설전류를 나타냈으나, 그 이상 장시간 또는 $900^{\circ}C$의 고온에서는 $\textrm{CoSi}_{2}$의 분해에 따른 Co의 확산으로 전기적 특성이 저하되었다. SADS법으로 Co-폴리사이드 게이트 전극을 형성할 때, 도판트가 다결정 Si층으로 충분히 확산되는 것뿐만 아니라, $\textrm{CoSi}_{2}$의 분해를 억제하는 것이 매우 중요하다.