• 정보보호학회지
• /
• 제1권1호
• /
• pp.45-53
• /
• 1991

스트림 암호 시스템(stream cipher system)은 동기방식과 자동동기방식으로 구분된 다. 본고에서는 각종 암호 시스템을 세분화하고 그의 정의, 이론적 해석, 암호해독을 위해 요구되는 조건 및 암호문오류정정 등을 다음 목차에 따라 연재로 기술 하고자 한다.

• 전자공학회논문지D
• /
• 제34D권11호
• /
• pp.90-100
• /
• 1997

In this paper, we propose a new optical thresold generator as a key-stream genrator for stream cipher systems. The random key-bit stream is generated by a digital generator that is composed of LFSRs and nonlinear ligics. Digital implementatin of a key-stream generator requires large memory to implement programmable tapping points. This memory problem may be overcome easily by using the proposed optical system which has the proberty of 2D parallel processing.To implement hte threshold generator optically, we use conventional twisted nematic type SLMs (LCDs). This proposed system is based on the shadow casting technique for the AND operation between taps and sregister stages. It is also based on the proposed PMRS method for modulo 2 addition. The proposed PMRS method uses the property of light's polarization on LCD and can be implemented optically using one LCD and some mirrors. One of the major advantages of the proosed system is that there is no limitation of the number of the progarmmable tapping points. Therefore, the proposed system can be applied for the 2D encryption system which processes large amounts of data such as 2D images. We verify the proposed system with some simulation.

• 한국정보처리학회논문지
• /
• 제7권10호
• /
• pp.3138-3147
• /
• 2000

전자상거래는 인터넷이라는 가상 공간을 통해 이루어지므로, 시간과 장소에 구애받지 않는다는 강점이 있는 반면, 누구나 쉽게 접근할 수 있는 개방형 네트워크의 특성에 따라 보안상의 문제점이 대두될 수 있다는 약점을 동시에 갖고 있다. 따라서, 안전하고 효율적인 전자상거래 구현을 위해서는 전자상거래 보안상의 문제를 해결하기 위한 장치가 필요한데, 이러한 장치 중에 하나가 견고한 암호 알고리즘의 구축이라 할 수 있겠다. 본 논문에서 제안한 YK2(Young Ku Kang) 암호 알고리즘은 이러한 전자상거래 보안을 충족시켜주기에 적합한 시스템으로서, 기본적으로 입·출력의 키와 암호화에 사용되는 키의 크기가 각각 128비트로 구성되고 32회전으로 전개됨으로서 기존의 64비트를 사용했던 블록 암호 알고리즘의 한계를 극복할 수 있다. 또한, 암호화에 민감한 영향을 미치는 요소 중에 하나인 키 스케줄링을 보다 복잡하게 설계함으로써 계산 복잡도의 증가와 확률 계산의 증가를 도모하였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제26권8호
• /
• pp.918-929
• /
• 1999

동기식 스트림 암호통신 방식을 사용하는 암호통신에서는 암/복호화 과정 수행시 암호통신 과정에서 발생하는 사이클슬립으로 인해 키수열의 동기이탈 현상이 발생되고 이로 인해 오복호된 데이타를 얻게된다. 이러한 위험성을 감소하기 위한 방안으로 현재까지 암호문에 동기신호와 세션키를 주기적으로 삽입하여 동기를 이루는 주기적인 동기암호 통신방식을 사용하여 왔다. 본 논문에서는 CDMA(Cellular Division Multiple Access) 이동망에서 데이타서비스를 제공할 때 사용되는 점대점 프로토콜의 주소영역의 특성을 이용하여 단위 측정시간 동안 측정된 주소비트 정보와 플래그 패턴의 수신률을 이용하여 문턱 값보다 작은경우 동기신호와 세션키를 전송하는 비주기적인 동기방식을 사용하므로써 종래의 주기적인 동기방식으로 인한 전송효율성 저하와 주기적인 상이한 세션키 발생 및 다음 주기까지의 동기이탈 상태의 지속으로 인한 오류확산 등의 단점을 해결하였다. 제안된 알고리즘을 링크계층의 점대점 프로토콜(Point to Point Protocol)을 사용하는 CDMA 이동망에서 동기식 스트림 암호 통신방식에 적용시 동기이탈율 10-7의 환경에서 주기가 1sec인 주기적인 동기방식에서 요구되는 6.45x107비트에 비해 3.84x105비트가 소요됨으로써 전송율측면에서의 성능향상과 오복호율과 오복호 데이타 비트측면에서 성능향상을 얻었다. Abstract In the cipher system using the synchronous stream cipher system, encryption / decryption cause the synchronization loss (of key arrangement) by cycle slip, then it makes incorrect decrypted data. To lessen the risk, we have used a periodic synchronous cipher system which achieve synchronization at fixed timesteps by inserting synchronization signal and session key. In this paper, we solved the problem(fault) like the transfer efficiency drops by a periodic synchronous method, the periodic generations of different session key, and the incorrectness increases by continuing synchronization loss in next time step. They are achieved by the transfer of a non-periodic synchronous signal which carries synchronous signal and session key when it is less than the threshold value, analyzing the address field of point-to-point protocol, using the receiving rate of address bits information and flag patterns in the decision duration, in providing data services by CDMA mobile network. When the proposed algorithm is applied to the synchronous stream cipher system using point-to-point protocol, which is used data link level in CDMA mobile network, it has advanced the result in Rerror and Derror and in transmission rate, by the use of 3.84$\times$105bits, not 6.45$\times$107bits required in periodic synchronous method, having lsec time step, in slip rate 10-7.

• 한국통신학회논문지
• /
• 제22권9호
• /
• pp.1916-1932
• /
• 1997

절대 클럭 동기를 요구하는 동기식 스트림 암호 통신 시스템에 사이클 슬립 현상이 발생하면 암, 복호기간에 난수 동기가 이탈된다. 난수 동기 이탈 현상이 발생하면 통신을 할 수 없을 뿐 아니라 수신 시스템을 오작동 시킬 수 있다. 이러한 위험성을 줄이기 위하여 암호문에 동기 패턴과 세션 키를 주기적으로 삽입하여 재동기를 이루는 연속 재동기 방법을 흔히 사용한다. 연속 재동기 방식을 사용하면 비교적 안정된 암호 통신을 할 수 있으나 몇가지 문제점을 갖고 있다. 본 논문에서는 OSI 7계층중 링크 계층의 프로토콜로 HDLC 방식을 사용하는 통신 체계에서 운용되는 동기식 스트림 암호 통신 시스템에 적합하고 연속 재동기 방식의 문제점들을 해결할 수 있는 적응 재동기 방식을 제안하였다. 제안된 적응 재동기 방식에서는 HDMC 프레임의 주소 체계 특성을 이용하여 난수 동기 이탈이 발생한 경우에만 재동기를 이루는 방법을 사용하였다. 즉, 각 단위 측정 시간 동안의 HDLC 프레임의 주소 영역 수신률을 측정하여 이것이 역치보다 적은 경우에만 난수 동기 이탈이 발생한 것으로 판단하여 재동기를 이루는 방법을 사용하였다. 적응 재동기 방식은 연속 재동기 방식보다 효율적이며 주기적으로 동기 패턴과 세션 키를 전송하는 것에 따른 문제점을 해결하였다. 제안된 알고리즘을 HDLC 프로토콜을 사용하는 패킷 암호 통신에서 운용되는 동기식 스트림 암호 통신 시스템에 적용하여 시험한 결과, 연속 재동기에 비해 오 복호율 R_e 오 복호된 데이터 비트수 D_e에서 훨씬 향상된 성능을 나타내는 것을 확인하였다.

• 한국산업정보학회논문지
• /
• 제8권1호
• /
• pp.55-61
• /
• 2003

표준 암호화 알고리즘(DES : Data Encryption Standard)은 20년 이상 국제 암호화 표준으로 사용되고 있다. DES는 64비트의 데이터 블록을 56비트의 키를 이용하여 암호화시키는 블록 암호화 기법중의 하나이다. 이 알고리즘은 64비트의 입력을 연속된 과정에 의해 64 비트의 출력으로 전환하는 방법이며, 이렇게 암호화시킨 문장은 키 없이는 해독이 불가능하다. 본 논문에서는 DES 알고리즘을 이용하여 RFID(Radio Frequency Identification) 판독 시스템을 구현하였다. 구현된 시스템은 CBC(Cipher Block Chining) 모드를 사용하여 암호화 알고리즘의 신뢰성을 높였으며, 기존 상용 제품과의 성능 비교 결과 카드 접근 시간과 동작 시간이 상용 제품보다 우수함을 알 수 있었다.

• 한국인터넷방송통신학회논문지
• /
• 제12권6호
• /
• pp.83-89
• /
• 2012

본 논문에서는 RFID 시스템에서 개인 정보보호를 위해 보안성이 강화된 인증 프로토콜의 설계를 제안한다. 제안된 방법에서는 AES(Advanced Encryption Standard) 암호 알고리듬을 기반으로 하여 3중 CRA(challenge response authentication) 방식을 사용한다. 또한, 개선된 인증 메카니즘의 실현을 위해 기존의 ISO/IEC 18000-3 표준을 수정한 3종류의 프로토콜 프레임 패킷 형식을 제안한다. 보안성 비교를 통하여 제안한 알고리듬이 보다 보안성이 강인함을 제시하였으며, 제안한 프로토콜의 검증을 위해 RFID Tag을 위한 디지털 Codec을 설계하였다. 설계된 Codec은 Verilog HDL을 사용하였고, Xilinx Virtex XCV400E device를 사용하여 합성을 수행하였다. 시뮬레이션 결과를 통하여 제안한 프로토콜이 안정성 향상과 함께 정확히 동작함을 보였다.

• 한국컴퓨터정보학회논문지
• /
• 제16권1호
• /
• pp.143-151
• /
• 2011

기존 블록 암호알고리즘은 평문과 키가 독립적이다. 또한 구조적인 특징을 이용하여 암/복호화를 수행한다. 이러한 특징은 해킹의 근거자료로 활용된다. 그러므로 제안된 혼합형 암호알고리즘은 외부환경은 기존과 동일하지만 내부적으로 평문과 키를 종속함수로 만들어 기존 블록암호알고리즘의 특징을 없애고자 하였다. 또한 인증처리에 대한 부하를 줄이기 위하여, 종속특징을 가진 인증 부가기능을 포함시켜 대칭형 암호알고리즘 활용을 증대시키고자 하였다. 제안된 혼합형 암호시스템을 칩 레벨로 구현하여 모의실험을 수행한 결과, 기존 시스템에 비하여 키 길이는 평문보다 작지만, 처리속도는 2배 높은 특징을 확인하였다.

• 한국통신학회논문지
• /
• 제25권3A호
• /
• pp.399-405
• /
• 2000

본 논문에서는 블록암호시스템의 대표적인 방법인 IDEA(International Date Encryption Algorithm)알고리즘을 다룬다. IDEA 알고리즘에서의 키생성 알고리즘을 분석함으로서, 라운드별 사용되는 키 비트열과 사용되지 않는 키 비트열을 분류한다. 이를 이용하여 MA(Multiplication/Addition) 구조를 생략한 형태의 IDEA 알고리즘에 대한 MSB (Most Significant Bit) 차분에 의한 차분 분석법(differential analysis)과 입력계열과 각 라운드별 사용 키계 열의 LSB(Least Significant Bit) 비트만을 사용하는 선형 분석법(linear analysis)을 제안한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2001년도 춘계학술발표논문집 (상)
• /
• pp.363-366
• /
• 2001

LILI-128 스트림 암호는 IMT-2000 무선단말간 데이터 암호화를 위하여 제안된 128-비트 크기의 스트림 암호방식이며, 클럭 조절형태의 채택에 따라 속도저하라는 구조적인 문제점을 안고 있다. 본 논문에서는 귀환/이동에 있어서 랜덤한 4개의 연결 경로를 갖는 4-비트병렬 $LFSR_{d}$를 제안함으로서 속도문제를 해결하였다. 그리고 ALTERA 사의 FPGA 소자(EPF10K20RC240-3)를 선정하여 그래픽/VHDL 하드웨어 구현 및 타이밍 시뮬레이션을 실시하였으며, 50MHz 시스템 클럭에서 안정적인 50Mbps (즉, 45 Mbps 수준인 T3급 이상, 설계회로의 최대 지연 시간이 20ns 이하인 조건) 출력 수열이 발생될 수 있음을 확인하였다. 마지막으로, FPGA/VHDL 설계회로를 Lucent ASIC 소자 ($LV160C,\;0.13{\mu}m\;CMOS\;&\;1.5v\;technology$)로 설계 변환 및 타이밍 시뮬레이션한 결과 최대 지연시간이 1.8ns 이하였고, 500 Mbps 이상의 고속화가 가능함을 확인하였다.