• 제목/요약/키워드: Charge Pump Current

검색결과 112건 처리시간 0.028초

4X 오버샘플링을 이용한 3.125Gbps급 기준 클록이 없는 클록 데이터 복원 회로 (3.125Gbps Reference-less Clock and Data Recovery using 4X Oversampling)

  • 장형욱;강진구
    • 전기전자학회논문지
    • /
    • 제10권1호
    • /
    • pp.10-15
    • /
    • 2006
  • 본 논문에서는 기준동작 클럭없이 데이터만으로 구현되는 반주기의 4x 오버샘플링 위상/주파수검출기를 이용한 클럭 데이터 복원회로에 대하여 서술하였다. 위상 및 주파수검출기는 4x 오버샘플링 기법을 이용하여 설계되었다. 위상검출기는 뱅뱅 제어방법에 의해, 주파수검출기는 로테이션방법에 의해 동작한다. 위상 및 주파수 검출기로부터 발생된 6개의 신호들은 전하펌프로 들어갈 전하량을 결정한다. VCO단은 4개의 차동 지연단으로 구성되고 8개의 클럭신호를 생성한다. 제안된 회로는 공급전압 1.8V, 0.18um MOCS 공정으로 설계 시뮬레이션되었다. 제안된 구조의 PD와 FD를 사용하여 25%의 넓은 트래킹 주파수 범위를 가진다.

  • PDF

An Active Voltage Doubling Rectifier with Unbalanced-Biased Comparators for Piezoelectric Energy Harvesters

  • Liu, Lianxi;Mu, Junchao;Yuan, Wenzhi;Tu, Wei;Zhu, Zhangming;Yang, Yintang
    • Journal of Power Electronics
    • /
    • 제16권3호
    • /
    • pp.1226-1235
    • /
    • 2016
  • For wearable health monitoring systems, a fundamental problem is the limited space for storing energy, which can be translated into a short operational life. In this paper, a highly efficient active voltage doubling rectifier with a wide input range for micro-piezoelectric energy harvesting systems is proposed. To obtain a higher output voltage, the Dickson charge pump topology is chosen in this design. By replacing the passive diodes with unbalanced-biased comparator-controlled active counterparts, the proposed rectifier minimizes the voltage losses along the conduction path and solves the reverse leakage problem caused by conventional comparator-controlled active diodes. To improve the rectifier input voltage sensitivity and decrease the minimum operational input voltage, two low power common-gate comparators are introduced in the proposed design. To keep the comparator from oscillating, a positive feedback loop formed by the capacitor C is added to it. Based on the SMIC 0.18-μm standard CMOS process, the proposed rectifier is simulated and implemented. The area of the whole chip is 0.91×0.97 mm2, while the rectifier core occupies only 13% of this area. The measured results show that the proposed rectifier can operate properly with input amplitudes ranging from 0.2 to 1.0V and with frequencies ranging from 20 to 3000 Hz. The proposed rectifier can achieve a 92.5% power conversion efficiency (PCE) with input amplitudes equal to 0.6 V at 200 Hz. The voltage conversion efficiency (VCE) is around 93% for input amplitudes greater than 0.3 V and load resistances larger than 20kΩ.

시리얼 데이터 통신을 위한 기준 클록이 없는 3.2Gb/s 클록 데이터 복원회로 (A 3.2Gb/s Clock and Data Recovery Circuit without Reference Clock for Serial Data Communication)

  • 김강직;정기상;조성익
    • 전자공학회논문지SC
    • /
    • 제46권2호
    • /
    • pp.72-77
    • /
    • 2009
  • 본 논문은 별도 기준 클록 없이 고속 시리얼 데이터 통신을 위한 3.2Gb/s 클록 데이터 복원(CDR) 회로를 설명한다. CDR회로는 전체적으로 5부분으로 구성되며, 위상검출기(PD)와 주파수 검출기(FD), 다중 위상 전압 제어 발진기(VCO), 전하펌프(CP), 외부 루프필터(LF)로 구성되어 있다. CDR회로는 half-rate bang-bang 타입의 위상 검출기와 입력 pull-in 범위를 늘릴 수 있도록 half-rate 주파수 검출기를 적용하였다. VCO는 4단의 차동 지연단(delay cell)으로 구성되어 있으며 튜닝 범위와 선형성 향상을 위해 rail-to-rail 전류 바이어스단을 적용하였다 각 지연단은 풀 스윙과 듀티의 부정합을 보상할 수 있는 출력 버퍼를 갖고 있다. 구현한 CDR회로는 별도의 기준 클록 없이 넓은 pull-in 범위를 확보할 수 있으며 기준 클록 생성을 위한 부가적인 Phase-Locked Loop를 필요치 않기 때문에 칩의 면적과 전력소비를 효과적으로 줄일 수 있다. 본 CDR 회로는 0.18um 1P6M CMOS 공정을 이용하여 제작하였고 루프 필터를 제외한 전체 칩 면적은 $1{\times}1mm^2$이다. 3.2Gb/s 입력 데이터 율에서 모의실험을 통한 복원된 클록의 pk-pk 지터는 26ps이며 1.8V 전원전압에서 전체 전력소모는 63mW로 나타났다. 동일한 입력 데이터 율에서 테스트를 통한 pk-pk 지터 결과는 55ps였으며 신뢰할 수 있는 입력 데이터율 범위는 약 2.4Gb/s에서 3.4Gb/s로 나타났다.

그래픽 DRAM 인터페이스용 5.4Gb/s 클럭 및 데이터 복원회로 (A 5.4Gb/s Clock and Data Recovery Circuit for Graphic DRAM Interface)

  • 김영란;김경애;이승준;박성민
    • 대한전자공학회논문지SD
    • /
    • 제44권2호
    • /
    • pp.19-24
    • /
    • 2007
  • 최근 대용량 데이터 전송이 이루어지면서 하드웨어의 복잡성과 전력, 가격 등의 이유로 인하여 입력데이터와 클럭을 함께 수신 단으로 전송하는 병렬버스 기법보다는 시리얼 링크 기법이 메모리 인터페이스에 많이 사용되고 있다. 시리얼 링크 기법은 병렬버스 기법과는 달리 클럭을 제외한 데이터 정보만을 수신단으로 보내는 방식이다. 클럭 및 데이터 복원 회로(clock and data recovery 혹은 CDR)는 시리얼 링크의 핵심 블록으로, 본 논문에서는 그래픽 DRAM 인터페이스용의 5.4Gb/s half-rate bang-bang 클럭 및 데이터 복원회로를 설계하였다. 이 회로는 half-rate bang-bang 위상검출기, current-mirror 전하펌프, 이차 루프필터, 및 4단의 차동 링타입 VCO로 구성되었다. 위상 검출기의 내부에서 반 주기로 DeMUX된 데이터를 복원할 수 있게 하였고, 전체 회로의 용이한 검증을 위해 MUX를 연결하여, 수신된 데이터가 제대로 복원이 되는지를 확인하였다. 설계한 회로는 66㎚ CMOS 공정파라미터를 기반으로 설계 및 layout하였고, post-layout 시뮬레이션을 위해 5.4Gb/s의 $2^{13}-1$ PRBS 입력데이터를 사용하였다. 실제 PCB 환경의 유사 기생성분을 포함하여 시뮬레이션 한 결과, 10psRMS 클럭 지터 및 $40ps_{p-p}$ 복원된 데이터 지터 특성을 가지고, 1.8V 단일 전원전압으로부터 약 80mW 전력소모를 보인다.

로컬 클록 스큐 보상을 위한 낮은 지터 성능의 지연 고정 루프 (A Low Jitter Delay-Locked Loop for Local Clock Skew Compensation)

  • 정채영;이원영
    • 한국전자통신학회논문지
    • /
    • 제14권2호
    • /
    • pp.309-316
    • /
    • 2019
  • 본 논문은 로컬 클록 왜곡을 보상하는 낮은 지터 성능의 지연 고정 루프를 제시한다. 제안된 DLL은 위상 스플리터, 위상 검출기(PD), 차지 펌프, 바이어스 생성기, 전압 제어 지연 라인(Voltage Controlled Delay Line) 및 레벨 변환기로 구성된다. VCDL(: Voltage Controlled Delay Line)은 CML(: Current Mode Logic)을 사용하는 자체 바이어스 지연 셀을 사용하여 온도에 민감하지 않고 잡음을 공급한다. 위상 스플리터는 VCDL의 차동 입력으로 사용되는 두 개의 기준 클록을 생성한다. 제안된 회로의 PD는 CML에 비해 적은 전력을 소비하는 CMOS 로직을 사용하기 때문에 PD는 위상 스플리터의 유일한 단일 클록을 사용한다. 따라서 VCDL의 출력은 로컬 클록 분배 회로뿐만 아니라 PD에 사용되므로 레벨 변환기에 의해 레일-투-레일 신호로 변환된다. 제안된 회로는 $0.13{\mu}m\;CMOS$ 공정으로 설계되었으며, 주파수가 1GHz인 클록이 외부에서 인가된다. 약 19 사이클 후에 제안된 DLL은 잠금이 되며, 클록의 지터는 1.05ps이다.

SWAT 모형을 이용한 보령댐 도수로 운영 방안 및 정책 연구 (A Study on the Optimal Operation and Policy of the Boryeong Dam Diverion Pipe Line Using the SWAT Model)

  • 박범수;윤효직;홍용석;김성표
    • 한국물환경학회지
    • /
    • 제36권6호
    • /
    • pp.546-558
    • /
    • 2020
  • While industrialization has provided in abundance, the pollution it creates has caused untold damage to the environment, increasing the frequency and severity of natural disasters through changes in global climate patterns. The World Risk Forum's (WEF) World Risk Report presented the results of a survey of experts from around the world detailing the most influential risk factors over the next decade. Notably, the failure to respond to climate change ranked first and the global water crisis third. The extreme drought in the western Chungnam province was unexpected in 2016. At the time, the water level of Boryeong Dam was drastically decreased due to receiving less than half the average recorded rainfall in the region that year. The Boryeong Dam diversion pipeline has the capacity to solve the water shortage problem between these two regions by providing water from Geumgang to the western part of Chungnam, including Boryeong City. Current weather trends suggest drought is likely to continue in western Chungnam, which uses the Boryeong Dam as an intake source. This makes it necessary to operate Boryeong Dam diversion pipeline in an efficient and effective manner. SWAT is a watershed scale model developed to predict the impact of land management practices on water. The SWAT model was used in this study to evaluate the adequacy of the Boryeong Dam diversion pipeline operational plan by comparing it to present Boryeong Dam diversion pipeline operation. By investigating the number of days required to reach each reservoir stage, we determined that the number of days required to reach the boundary stage was less than that of the current operation. This determination accounts for the caveats that the Boryeong Dam waterway was not operated and only one pump will be operated from October to May of next year. As our results suggest, the most stable operation scenario is to operate two pumps at all times. This can be accomplished by operating two pumps from the caution stage to increase the number of pumps whenever the stage is raised. In addition to the stable operation of the Boryeong Dam pipeline, policy considerations are required with regard to imposing a water use charge on users of the Boryeong Dam region.

설비공학 분야의 최근 연구 동향 : 2010년 학회지 논문에 대한 종합적 고찰 (Recent Progress in Air-Conditioning and Refrigeration Research : A Review of Papers Published in the Korean Journal of Air-Conditioning and Refrigeration Engineering in 2010)

  • 한화택;이대영;김서영;최종민;김수민;권영철;백용규
    • 설비공학논문집
    • /
    • 제23권6호
    • /
    • pp.449-469
    • /
    • 2011
  • This article reviews the papers published in the Korean Journal of Air-Conditioning and Refrigerating Engineering during 2010. It is intended to understand the status of current research in the areas of heating, cooling, ventilation, sanitation, and indoor environments of buildings and plant facilities. Conclusions are as follows. (1) Research trends of thermal and fluid engineering have been surveyed as groups of general thermal and fluid flow, fluid machinery, and new and renewable energy. Various topics were presented in the field of general thermal and fluid flow. Research issues mainly focused on the thermal reliability of axial fan and compressor in the field of fluid machinery. Studies on the design of ground source heat pump systems and solar chemical reactors were executed in the field of new and renewable energy. (2) Research works on heat transfer area have been reviewed in the categories of heat transfer characteristics and industrial heat exchangers. Researches on heat transfer characteristics included heat transfer in thermoelectric cooling/power generation systems, combined heat and power systems, carbon nano fluid with PVP, channel filled with metal foam and smoke ventilation in a rescue station of a railroad tunnel. Also the studies on flow boiling of R123/oil mixture in a plain tube bundle and R410A charge amount in an air cooled mini-channel condenser were reported. In the area of industrial heat exchangers, researches on plate heat exchanger, shell and tube heat exchanger, enthalpy exchanger, micro channel PCHE were performed. (2) Research works on heat transfer area have been reviewed in the categories of heat transfer characteristics and industrial heat exchangers. Researches on heat transfer characteristics included heat transfer in thermoelectric cooling/power generation systems, combined heat and power systems, carbon nano fluid with PVP, channel filled with metal foam and smoke ventilation in a rescue station of a railroad tunnel. Also the studies on flow boiling of R123/oil mixture in a plain tube bundle and R410A charge amount in an air cooled mini-channel condenser were reported. In the area of industrial heat exchangers, researches on plate heat exchanger, shell and tube heat exchanger, enthalpy exchanger, micro channel PCHE were performed. (3) Refrigeration systems with alternative refrigerants such as hydrocarbons, mixed refrigerants, and CO2 were studied. Performance improvement of refrigeration systems are tried applying various ideas of refrigerant subcooling, dual evaporator with hot gas bypass control and feedforward control. The hybrid solar systems combining the solar collection devices with absorption chillers or compression heat pumps are simulated and studied experimentally as well to improve the understanding and the feasibility for actual applications. (4) Research trend in the field of mechanical building facilities has been found to be mainly focused on field applications rather than performance improvements. Various studies on heating and cooling systems, HVAC facilities, indoor air environments and energy resources were carried to improve the maintenance and management of building service equipments. In the field of heating and cooling systems, papers on a transformer cooling system, a combined heat and power, a slab thermal storage and a heat pump were reported. In the field of HVAC facilities, papers on a cooling load, an ondol and a drying were presented. Also, studies on HVAC systems using unutilized indoor air environments and energy resources such as air curtains, bioviolence, cleanrooms, ventilation, district heating, landfill gas were studied. (5) In the field of architectural environment and energy, studies of various purposes were conducted such as indoor environment, building energy, renewable energy and green building. In particular, renewable energy and building energy-related researches have mainly been studied reflecting the global interest. In addition, many researches which related the domestic green building certification of school building were performed to improve the indoor environment of school.

2.7Gbps/1.62Gbps DisplayPort 송신기용 PLL 및 확산대역 클록 발생기의 설계 (A Design of PLL and Spread Spectrum Clock Generator for 2.7Gbps/1.62Gbps DisplayPort Transmitter)

  • 김영신;김성근;부영건;허정;이강윤
    • 대한전자공학회논문지SD
    • /
    • 제47권2호
    • /
    • pp.21-31
    • /
    • 2010
  • 본 논문에서는 DisplayPort용 전자기기 또는 클록 발생을 요구하는 다양한 회로에서 발생 할 수 있는 전자방해(EMI) 현상을 줄일 수 있는 위상 동기 루프와 확산 대역 클록 발생기를 구현 하였다. 이 시스템은 기본적으로 송신용 위상 동기 루프와 확산 대역 클록 발생기 구현을 위한 전하펌프2 와 기준주파수 분주기 등으로 구성된다. 본 논문에서는 2.7Gbps/1.62Gbps DisplayPort 응용 회로에 적합 하도록 10개의 다중 위상 신호를 출력 할 수 있는 270MHz/162MHz 듀얼 모드 위상 동기 루프를 설계 하였고 추가적으로 1.35GHz/810MHz의 위상 동기 루프를 설계하여 지터를 크게 감소시킬 수 있는 구조를 제안하였다. 270MHz/162MHz 위상 동기 루프와 5:1 시리얼라이저 2개, 그리고 1.35GHz 위상 동기 루프와 2:1 시리얼라이저를 연동함으로써 지터 성분을 크게 줄일 수 있다. 위상 동기 루프에서 사용 된 주파수 전환 다중위상 전압제어 발진기와 더불어 DisplayPort 규격에 맞는 주파수 전환이 가능 하도록 분주기를 공유하고 50% duty ratio를 보장할 수 있는 주파수 분주기 구조를 제안 하였다. 또한, 지터를 줄이기 위해서 출력전류 오차를 크게 줄일 수 있는 전하펌프 구조를 제안 하였다. 0.13 um CMOS 공정을 사용하여 설계 하였으며, 270MHz/162MHz PLL의 칩 면적은 $650um\;{\times}\;500um$ 이고, 1.35GHz/810MHz PLL의 칩 면적은 $600um\;{\times}\;500um$ 이다. 270MHz/162MHz 위상 동기 루프 전압제어 발진기의 조절 범위는 330MHz이고, 위상 잡음은 1MHz 오프셋에서 -114cBc/Hz, 확산대역 클록 발생기의 확산 진폭도 는 0.5%이고, 변조 주파수는 31kHz이다. 전체 전력 소모는 48mW이다.

온칩 태양 에너지 하베스팅을 위한 에너지 관리 시스템 설계 (Design of an Energy Management System for On-Chip Solar Energy Harvesting)

  • 전지호;이덕환;박준호;박종태;유종근
    • 전자공학회논문지SC
    • /
    • 제48권2호
    • /
    • pp.15-21
    • /
    • 2011
  • 본 논문에서는 $0.35{\mu}m$ CMOS 공정을 이용하여 태양 에너지 하베스팅을 위한 에너지 관리 시스템을 설계하였다. 태양 에너지 관리 시스템은 ISC(Integrated Solar Cell), voltage booster, MPPT(Maximum Power Point Tracker) control unit으로 구성된다. ISC의 개방전압은 약 0.5V이고, 단락 전류는 약 $15{\mu}A$이다. Voltage booster는 뒷단에 약 1.5V로 승압된 전압을 공급한다. MPPT control unit은 ISC가 MPP점에 도달 하였을 때, load로 전력이 전달될 수 있도록 pMOS 스위치를 동작시킨다. SEMU(Solar Energy Management Unit)의 크기는 패드를 포함하여 $360{\mu}m{\times}490{\mu}m$이다. ISC의 면적은 $500{\mu}m{\times}2000{\mu}m$이다. 제작된 칩을 측정한 결과 설계된 SEMU가 ISC에서 수확된 에너지에 대해 MPPT control 동작을 제대로 수행하는 것을 확인하였다. 측정된 MPP 전압범위는 약 370mV∼420mV이다.

2.9V~5.6V의 넓은 입력 전압 범위를 가지는 웨어러블 AMOLED용 2-채널 DC-DC 변환기 설계 (Design of 2-Ch DC-DC Converter with Wide-Input Voltage Range of 2.9V~5.6 V for Wearable AMOLED Display)

  • 이희진;김학윤;최호용
    • 전기전자학회논문지
    • /
    • 제24권3호
    • /
    • pp.859-866
    • /
    • 2020
  • 본 논문에서는 2.9 V ~ 5.6V의 넓은 입력 전압 범위를 가지는 웨어러블 AMOLED용 2-채널 DC-DC 변환기를 설계한다. 양전압 VPOS는 과도한 입력전압이 인가된다 하더라도 정상 출력 전압을 생성되는 OPC를 내장하고, 경부하 효율을 제고하기 위한 SPWM-PWM 듀얼모드 및 파워 트랜지스터 3-분할을 적용한 부스트 변환기로 설계한다. 음전압 VNEG는 전력 효율을 높이기 위해 0.5x 인버팅 차지펌프를 이용해 설계한다. 제안된 DC-DC 변환기는 0.18-㎛ BCDMOS 공정으로 설계하였다. DC-DC 변환기는 2.9V~5.6V의 입력 전압에 대해 4.6V의VPOS와 -0.6V~-2.3V의 VNEG 전압을 생성한다. 또한 1mA~70mA 부하전류에서 49%~92%의 전력효율과 최대 20mV의 출력 리플을 가졌다.