• 제목/요약/키워드: CTE Mismatch

검색결과 43건 처리시간 0.032초

수치해석에 의한 TSV 구조의 열응력 및 구리 Protrusion 연구 (Numerical Analysis of Thermo-mechanical Stress and Cu Protrusion of Through-Silicon Via Structure)

  • 정훈선;이미경;좌성훈
    • 마이크로전자및패키징학회지
    • /
    • 제20권2호
    • /
    • pp.65-74
    • /
    • 2013
  • Through-Silicon Via (TSV) 기술은 3차원 적층 패키징를 위한 핵심 기술로서 큰 관심을 받고 있다. 그러나 TSV 기술은 아직 다양한 공정상의 문제와 신뢰성 문제를 해결해야 하는 난제가 남아 있다. 특히 구리 비아(via)와 실리콘 기판의 큰 열팽창계수의 차이로 인한 열응력은 계면 박리, 크랙 발생, 구리 protrusion 등 다양한 신뢰성 문제를 발생시킨다. 본 연구에서는 구리 TSV 구조의 열응력을 수치해석을 이용하여 분석하였으며, 3차원 TSV 비아와 실리콘 기판의 응력 및 변형을 해석하였다. 비아의 크기, 비아와 비아 사이의 간격 및 비아의 밀도가 TSV 구조의 응력에 미치는 영향을 분석하였으며, 또한 어닐링(annealing) 온도 및 비아의 크기가 구리 protrusion에 미치는 영향을 관찰하였다. 구리 TSV 구조의 신뢰성을 향상시키기 위해서는 적절한 비아와 비아 사이의 간격을 유지한 상태에서, 비아의 크기 및 비아의 밀도는 작아야 한다. 또한 구리 protrusion을 감소시키기 위해서는 비아의 크기 및 어닐링 공정과 같은 공정의 온도를 낮추어야 한다. 본 연구의 결과는 TSV 구조의 열응력과 관련된 신뢰성 이슈를 이해하고, TSV 구조의 설계 가이드라인을 제공하는데 도움을 줄 수 있을 것으로 판단된다.

휨을 고려한 칩 패키지의 EMC/PCB 계면 접합 에너지 측정 (Measurement of EMC/PCB Interfacial Adhesion Energy of Chip Package Considering Warpage)

  • 김형준;안광호;오승진;김도한;김재성;김은숙;김택수
    • 마이크로전자및패키징학회지
    • /
    • 제26권4호
    • /
    • pp.101-105
    • /
    • 2019
  • 칩 패키지에는 생산 공정 및 운송, 보관 과정에서 발생하는 외부 환경 변화로부터 인쇄 회로 기판(printed circuit board, PCB)을 보호하기 위해 에폭시 몰딩(epoxy molding compound, EMC)이 사용된다. PCB와 EMC의 접합 신뢰성은 제품의 품질 및 수명에 중요한 요소이며 이를 보증하기 위해 제품 설계 및 생산 단계에서 그 접합 에너지를 정밀하게 측정하고, 이에 영향을 끼치는 요소를 통제하여 공정을 최적화 시켜야 한다. 본 논문은 이중 외팔보(double cantilever beam, DCB) 시험을 이용하여 휨(warpage)이 있는 칩 패키지의 EMC와 PCB의 계면 접합 에너지를 측정하고 보정하는 방법에 대해 소개한다. DCB 시험법은 이종 재료의 계면 접합 에너지를 측정하는 전통적인 방법이며 정밀한 접합 에너지 측정을 위해 평평한 기판이 필수적이다. 그러나 칩 패키지는 내부 구성 요소들의 열팽창 계수 차이로 인해 휨이 발생하기 때문에 평평한 기판을 제작하여 정밀한 접합 에너지를 측정하는데 어려움이 있다. 이를 극복하고자 본 연구에서는 휨이 있는 칩 패키지로 DCB 시험법을 위한 시편을 제작하고, 기판의 복원력을 보정하여 접합 에너지를 계산하였다. 보정된 접합에너지는 동일 조건에서 제작된 칩 패키지 중 휨이 없는 시편을 선별하여 측정한 접합 에너지와 비교, 검증하였다.

4개의 칩이 적층된 FBGA 패키지의 휨 현상 및 응력 특성에 관한 연구 (Numerical Analysis of Warpage and Stress for 4-layer Stacked FBGA Package)

  • 김경호;이혁;정진욱;김주형;좌성훈
    • 마이크로전자및패키징학회지
    • /
    • 제19권2호
    • /
    • pp.7-15
    • /
    • 2012
  • 최근 모바일 기기에 적용되는 반도체 패키지는 초소형, 초박형 및 다기능을 요구하고 있기 때문에 다양한 실리콘 칩들이 다층으로 수직 적층된 패키지의 개발이 필요하다. 패키지 및 실리콘 칩의 두께가 계속 얇아지면서 휨 현상, 크랙 및 여러 다른 형태의 파괴가 발생될 가능성이 많다. 이러한 문제는 패키지 재료들의 열팽창계수의 차 및 패키지의 구조적인 설계로 인하여 발생된다. 본 연구에서는 4층으로 적층된 FBGA 패키지의 휨 현상 및 응력을 수치해석을 통하여 상온과 리플로우 온도 조건에서 각각 분석하였다. 상온에서 가장 적은 휨을 보여준 경우가 리플로우 공정 조건에서는 오히려 가장 큰 휨을 보여 주고 있다. 본 연구의 물성 조건에서 패키지의 휨에 가장 큰 영향을 미치는 인자는 EMC의 열팽창계수, EMC의 탄성계수, 다이의 두께, PCB의 열팽창계수 순이었다. 휨을 최소화하기 위하여 패키지 재료들의 물성들을 RMS 기법으로 최적화한 결과 패키지의 휨을 약 $28{\mu}m$ 감소시킬 수 있었다. 다이의 두께가 얇아지게 되면 다이의 최대 응력은 증가한다. 특히 최상부에 위치한 다이의 끝 부분에서 응력이 급격히 증가하기 시작한다. 이러한 응력의 급격한 변화 및 응력 집중은 실리콘 다이의 파괴를 유발시킬 가능성이 많다. 따라서 다이의 두께가 얇아질수록 적절한 재료의 선택 및 구조 설계가 중요함을 알 수 있다.