• 전자공학회논문지C
• /
• 제36C권9호
• /
• pp.1-12
• /
• 1999

본 논문에서는 GMS30C2132마이크로프로세서에 DSP연산을 위하여 128K bytes EPROM과 4K bytes SRAM을 내장하고, 이 과정에서 내/외부 메모리 인터페이스 부분이 프로세서와 1싸이클 엑세스가 이루어지도록 버스 제어 인터페이스 구조를 설계하였다. 내장된 128Kbytes EPROM은 메모리 구조 및 데이터 정렬에 따른 동작을 위해 새로운 데이터 확장 인터페이스 구조와 테스트를 위한 인터페이스 구조를 제안하였으며, 내장된 4K bytes SRAM은 프로세서와 인터페이스를 할 때 DSP 고속 연산에 활용하기 위해 메모리 스택으로써의 이용과 명령어 캐쉬와의 인터페이스, 가변 데이타 크기 제어, 모듈로 4Kb의 어드레싱이 가능한 구조를 채택하여 설계하였다. 본 논문의 새로운 구조 적용으로 내장EPROM, SRAM에서 평균 메모리 엑세스 속도가 종전의 40ns에서 20ns로 감소하였고, 가변 데이타 버스 인터페이스 제어로 프로그램 처리 속도가 2배로 개선되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 1999년도 추계종합학술대회
• /
• pp.467-474
• /
• 1999

본 논문에서는 제어 시스템의 신뢰도를 높이고 중단없는 제어 동작을 실현하기 위하여 제어기를 삼중화한 내고장성 디지털 조속기를 설계하였으며, 이 시스템을 Markov process로 모델링하여 신뢰도를 해석하였다. 임무시간에서 삼중화 시스템은 단일 제어기 시스템에 비해 신뢰도 86[%]수준에서 약 1.8 배, 95[%]수준에서 약 2.8배, 99[%]수준에서 약 6배 증가함을 확인하였다. 또한 북제주 화력 발전소의 터빈 속도제어 시스템을 대상으로 디지털 속도제어 시스템을 설계하였으며, 설계된 디지털 속도제어 시스템의 유효성을 입증하기 위해 모의실험을 행하였다.

• 한국통신학회논문지
• /
• 제18권4호
• /
• pp.572-584
• /
• 1993

본 논문에서는 Hub와 Remote 지구국들이 위성중계기를 통해 교신하는 방식의 Two-Level SCPC 시스템에서 혼변조적을 최소화하는 효과적인 주파수배치 방법론을 제시하였으며, 아울러 Two-Level SCPC 시스템에서의 혼변조적을 산출하는 데에 소요되는 계산시간을 줄일 수 있는 방법론을 새로이 소개하였다. Okinaka가 One-Level SCPC 시스템에 적용하였던 Deletion과 Insertion 동작을 Two-Level SCPC 시스템에 확장 적용할때 고려할 수 있는 여러 방법론들을 연구분석한 후 이들 중 최적이라 사료되는 방법론을 체계화하여 Two-Level SCPC 시스템에서의 주파수배치 알고리듬으로 제안하였다. 제안하는 알고리듬은 기존의 주파수배치 방법들에 비해, 우수한 성능을 보일 뿐만 아니라 특히 융통성의 측면에서는 매우 뛰어난 특성을 보이고 있다. 현재까지 발표된 Two-Level SCPC 시스템의 주파수배치 방법론들은 일반성이 매우 결여되어 있기 때문에 실제의 위성시스템에 효과적으로 적용할 수 없는 점을 감안하면, 본 논문에서 제안한 알고리듬은 매우 큰 의미를 지닌다고 할 수 있다.

• KIEE International Transactions on Power Engineering
• /
• 제5A권3호
• /
• pp.269-279
• /
• 2005

This paper presents an application of the parallel Adaptive Evolutionary Algorithm (AEA) to search an optimal solution of a reconfiguration in distribution systems. The aim of the reconfiguration is to determine the appropriate switch position to be opened for loss minimization in radial distribution systems, which is a discrete optimization problem. This problem has many constraints and it is very difficult to find the optimal switch position because of its numerous local minima. In this investigation, a parallel AEA was developed for the reconfiguration of the distribution system. In parallel AEA, a genetic algorithm (GA) and an evolution strategy (ES) in an adaptive manner are used in order to combine the merits of two different evolutionary algorithms: the global search capability of GA and the local search capability of ES. In the reproduction procedure, proportions of the population by GA and ES are adaptively modulated according to the fitness. After AEA operations, the best solutions of AEA processors are transferred to the neighboring processors. For parallel computing, a PC-cluster system consisting of 8 PCs·was developed. Each PC employs the 2 GHz Pentium IV CPU, and is connected with others through switch based fast Ethernet. The new developed algorithm has been tested and is compared to distribution systems in the reference paper to verify the usefulness of the proposed method. From the simulation results, it is found that the proposed algorithm is efficient and robust for distribution system reconfiguration in terms of the solution quality, speedup, efficiency, and computation time.

• 전기학회논문지
• /
• 제66권6호
• /
• pp.955-961
• /
• 2017

In this paper, we propose a parallel approximate string matching algorithm with k-mismatches for multiple fixed-length patterns (PMASM) in DNA sequences. PMASM is developed from parallel single pattern approximate string matching algorithms to effectively calculate the Hamming distances for multiple patterns with a fixed-length. In the preprocessing phase of PMASM, all target patterns are binary encoded and stored into a look-up memory. With each input character from the input string, the Hamming distances between a substring and all patterns can be updated at the same time based on the binary encoding information in the look-up memory. Moreover, PMASM adopts graphics processing units (GPUs) to process the data computations in parallel. This paper presents three kinds of PMASM implementation methods in GPUs: thread PMASM, block-thread PMASM, and shared-mem PMASM methods. The shared-mem PMASM method gives an example to effectively make use of the GPU parallel capacity. Moreover, it also exploits special features of the CUDA (Compute Unified Device Architecture) memory structure to optimize the performance. In the experiments with DNA sequences, the proposed PMASM on GPU is 385, 77, and 64 times faster than the traditional naive algorithm, the shift-add algorithm and the single thread PMASM implementation on CPU. With the same NVIDIA GPU model, the performance of the proposed approach is enhanced up to 44% and 21%, compared with the naive, and the shift-add algorithms.

• 한국정보통신학회논문지
• /
• 제18권10호
• /
• pp.2451-2461
• /
• 2014

모바일애플리케이션은 시간과 장소에 구애받지 않고 스마트디바이스 기반에서 활용되는 SW를 말한다. 최근 스마트디바이스의 보급률과 이용률이 지속적으로 증가하면서 개인과 기업들은 수많은 모바일애플리케이션 서비스를 제공하고 있다. 하지만 모바일애플리케이션의 양이 급증하는 것에 비해 모바일애플리케이션의 품질 평가에 관한 연구는 매우 부족하여 모바일애플리케이션의 품질기준이 정립되지 않은 실정이다. 더욱이, 모바일애플리케이션은 스마트디바이스를 통해 활용되므로 이동성과 휴대성, 인터넷 접속성 등의 다양한 특성, 스마트디바이스의 하드웨어적 특징(저성능 고효율의 CPU, 메모리 등)을 포함하고 있기 때문에, 일반적인 SW와는 차별화된 품질기준과 평가모델이 필요하다. 본 논문에서는 이러한 필요성에 따라 모바일애플리케이션 평가모델을 제안하고자 한다. 평가모델은 국제표준인 ISO/IEC 25000의 품질속성에 기반하여 제안하였으며, 검증을 위해 시나리오 기반의 사례연구를 수행하였다. 본 연구는 모바일애플리케이션의 품질을 평가하는데 기여할 것으로 판단된다.

• 한국정보처리학회논문지
• /
• 제3권3호
• /
• pp.617-630
• /
• 1996

본 연구에서는 소규모 서버로 사용될 수 있는 Workstation Cluster환경에서 전통 적인 디스크들을 디스크 배열 처럼 사용할 수 잇는 병행 화일시스템(S-CFS)을 설계 하고 구현하였다. S-CFS는 범용의 UNIX 운영체제를 기반으로 구현되어서 융통성과 이식 성이 높으며 별도의 입출력 노드가 불필요하므로 시스템 자원을 효율적으로 사용한다. 성능 분석 결과에 위하며, 소규모 서버에서 디스크의 수가 충분 할 경우, 트랜잭션 처리 에서 병행 화일시스템의 성능은 CPU 계산 능력에 의하여제한받는 것으로 나타났으며 대용량 데이타 입출력에서는 성능이 버퍼 간의 데이타 복사시간에 의하여 제한받는 것으로 나다.Workstation Cluster 에서 구현된 병행 화일시스템은 8개의 디스크에서 트랜잭션 처리의 경우에는초당 388 트랜잭션의 처리율을 보였으며, 대용량 데이타의 경우에는 15.8 MBytes/sec 의 대역표을 보였다. 그리고 사용자가 병행 화일시스템의 병렬성을 제어할 수 있도록 설계함으로써 고속 입출력을 요구하는 사용자의 처리율을 높일 수 있도록 하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2014년도 춘계학술발표대회
• /
• pp.807-810
• /
• 2014

로봇 시스템의 제어 및 이를 이용한 환경 인식에는 많은 전자 광학 소자들이 사용되고 있다. 로봇 제어회로에 사용되고 있는 Si CMOS 공정의 CPU, ASIC, FPGA 소자는 고 선량의 감마선에 취약하다. 환경정보 수집용으로 로봇에 탑재되는 CMOS/CCD 카메라의 관측영상에는 고선량 감마선으로 인한 speckle (백색잡음, white noise) 들이 나타나며, 이들이 카메라의 관측성능을 저하시킨다. 후쿠시마 원자력발전소 사고와 같이 원자력시설에서 제어불능의 심각한 사고가 발생되면 고선량 감마선이 방출된다. 이러한 고선량 감마선방출은 사람에 의한 사고수습을 불가능하게 하며, 사고 수습을 위해서는 로봇의 활용이 불가피하다. 그러나, 방출되는 고선량 감마선의 세기(선량율)가 지나치게 높을 경우, 로봇 전자회로가 장애를 일으키기 때문에 로봇의 적절한 임무수행이 가능한 감마선 세기에 대한 고려가 필요하다. 본 논문에서는 고선량 감마선 환경하에서의 로봇 탑재 CCD/CMOS 카메라의 관측 성능을 고려하여 100 Gy/h 를 감마선 선량율 제한조건으로 설정한다. 그리고, 재 가동 승인심사를 받기 위해 일본의 원전 운영자들이 제시한 PWR (가압경수로) 원전의 중대사고 대책 적합성 평가문서에 나타난 노심용융개시 시점의 원자로 격납건물내 감마선 선량율 추이 계산결과를 활용하여 로봇의 대응시간을 계산하였다. 문서 (PDF) 에 표현된 감마선 선량율 추이 그래프를 영상 판독하여, 격납건물내 감마선 선량율이 100 Gy/h 제한조건에 도달하는 시간을 계산하였다. 이를 로봇의 대응시간으로 설정한다.

• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 1992년도 제2회 정기총회 및 추계학술 발표회 발표논문 초록
• /
• pp.2-2
• /
• 1992

최근 여러 분야에서 컴퓨터의 용도가 확산되고 더 높은 computing power에 대한 요구가 증가함에 따라, 컴퓨터의 성능을 향상시키기 위하여 프로세서의 고속화와 함께 시스템 구조의 개선을 위한 많은 연구가 진행되고 있다. 한 시스템내에 여러 개의 CPU들이 존재하는 다중프로세서 시스템(multiprocessor system) 구조를 가진 슈퍼미니급 중형 컴퓨터들은 상호연결망으로서 버스(bus) 방식을 많이 채택하고 있다. 버스 구조는 하드웨어가 간단하여 구현이 용이하지만, 여러 개의 시스템 지원들(프로세서들, 기억장치 모듈들 및 입출력 모듈들)이 버스를 공유하기 때문에 경합으로 인한 지연 시간이 발생하게 된다. 이러한 지연 시간으로 인한 성능 저하를 개선하는 방법으로는 버스 수의 증가와 최적 통제 프로토콜의 설계가 있다. 본 연구에서는 여러 개의 버스를 가진 다중프로세서 시스템에서 4가지 대표적인 버스 중재 프로토콜들에 대해 성능을 분석, 비교하여 최적 프로토콜을 제시하고자 한다. 이러한 대규모 하드웨어에 의하여 구현되는 시스템에서 주요 설계 요소들에 따른 시스템 성능 분석과 비교는 설계 단계에서 필수적인 과정이다. 그러나 하드웨어를 만들어서 분석하는 방법은 시간과 비용이 많이 소요되기 때문에 소프트웨어 시뮬레이션 방법이 널리 사용되고 있다. 본 연구팀에서는 시뮬레이션 전용언어인 SLAM II를 이용하여 다중프로세서 시스템의 시뮬레이터를 개발하고, 버스중재 프로토콜(bus arbitration protocol)을 용이하게 변경할 수 있도록 하여 각각의 성능을 비교하였다. 이 연구에서 비교된 프로토콜들은 고정-우선순위 방식(fixed-priority scheme), FIFO(first-in first-out) 방식, 라운드-로빈 방식(round-robin scheme), 및 회전-우선순위 방식(rotating-priority scheme) 등이다. 실험은 시스템의 주요 요소들인 프로세서와 기억장치 모듈 및 버스의 수들을 변경시킴으로써 다양한 시스템 환경에 대한 분석을 시도하였다. 작업 부하가 되는 기하장치 액세스 요구간 시간가격(inter-memory access request time interval)은 필요에 따라서 고정값 또는 확률 분포함수를 사용하였다. 특히, 실행될 프로그램의 특성에 따라 각 프로토콜의 성능이 다르게 나타날 수 있음을 검증하였으며, 기억장치의 지역성(memory locality)에 대한 프로토콜들의 성능도 비교하였다.

• 한국컴퓨터정보학회논문지
• /
• 제26권9호
• /
• pp.1-12
• /
• 2021

본 논문은 GPU 프로그램의 메모리의 상태 및 접근사건과 배리어 위치 정보를 감시하고, 실제 메모리 쓰기를 배리어 영역 종료 직전에 발생시키거나 배리어 영역을 재수행시켜 원자성 위배를 수행 중에 수리하는 도구인 ARCAV (Atomatic Recovery of CUDA Atomicity violation)를 제시한다. 기존의 연구들은 Lock과 Sleep 명령어를 사용하여 원자성 위배를 진단 및 수리하도록 구현되었기 때문에 지원되는 명령어와 동기화 기법이 CPU (Central Processing Unit) 프로그램과 다른 GPU (Graphics Processing Unit) 프로그램에는 적용될 수 없었고, GPU 프로그램에서는 원자성 위배의 탐지에 대한 연구만 수행되었다. 제안하는 ARCAV는 GPU 프로그램의 실행모델에서 수행될 수 있도록 설계되어 스레드 구성과 메모리 계층에 무관하게 실세계에서 발생한 원자성 위배를 대표하는 네 가지 패턴의 원자성 위배를 실시간으로 탐지하고 수리할 수 있다. 실험 결과 동시에 실행되는 스레드 개수와 구성에 무관하게 일정한 오버헤드를 보였다. 원자성 위배를 프로그램 수행 중에 실시간으로 탐지하고 수리하기 위해 소요되는 오버헤드는 네 개의 실세계 GPU 커널에서 실험되었고, 원본 프로그램 대비 평균 2.1배의 수행시간으로 동작하였다.