• 제목/요약/키워드: CPU 칩

검색결과 42건 처리시간 0.025초

멀티채널 AMR 음성부호화기의 실시간 구현 (Real-time Implementation of Multi-channel AMR Speech Coder)

  • 지덕구;박만호;김형중;윤병식;최송인
    • 한국음향학회지
    • /
    • 제20권8호
    • /
    • pp.19-23
    • /
    • 2001
  • 고속 저전력의 DSP (Programmable Digital Signal Processor)가 개발됨에 따라 이동통신 분야에서 시스템 및 단말기 등이 DSP를 사용하여 구현되고 있다. 본 논문에서는 DSP를 사용한 AMR (Adaptive Multi-rate) 음성부호화기의 멀티 채널 실시간 구현에 관하여 논한다. AMR 음성부호화 알고리즘을 250 MHz로 동작하는 32비트 정수형 DSP 칩인 TMS320C6202를 사용하여 구현하였다. 실시간 동작을 위하여 cross compile, 선형 어셈블리 최적화, TMS320C62xx 어셈블리 최적화 작업을 수행하였다. AMR 음성부호화기에 음성 데이터 입출력 기능 및 외부 CPU와의 통신기능을 포함하였다. DSP EVM 보드를 사용하여 AMR 음성부호화기를 개발하였고, ETRI에서 개발중인 비동기 IMT-2000 시스템 상에서 동작 및 기능을 검증하였다.

  • PDF

PCB 패턴 검출을 위한 FPGA 기반 프레임 그래버 시스템 구현 (Implementation of an FPGA-based Frame Grabber System for PCB Pattern Detection)

  • 문철홍
    • 한국전자통신학회논문지
    • /
    • 제13권2호
    • /
    • pp.435-442
    • /
    • 2018
  • 본 논문에서는 FPGA를 기반으로 Camera Link (Medium)를 제공하는 PCB 패턴 검출 시스템을 구현하였다. 시스템 구현을 위해 비전 라이브러리를 IP로 구현하여 고속으로 패턴 매칭을 할 수 있도록 하였다. 구현된 IP는 영상입력용 카메라링크 IP, 히스토그램 IP, VGA 제어 IP, 수직투영 IP 및 수평투영 IP가 있다. 디지털 카메라에서 고속으로 전송되는 영상을 처리하기 위해 Xilinx사의 Virtex-5 계열의 FPGA 칩을 사용하였다. 그래버 시스템 구현을 위해 RISC 구조의 CPU인 MicroBlaze를 사용하였으며, PC와의 연동을 위해 PCI Express를 사용하였으며, 영상의 처리결과는 컴퓨터의 모니터와 7인치 LCD에 표현하였다.

모바일 멀티미디어 응용을 위한 고에너지효율 재구성형 프로세서의 설계 및 제작 (Design and Fabrication of High Energy Efficient Reconfigurable Processor for Mobile Multimedia Applications)

  • 여순일;이재흥
    • 한국통신학회논문지
    • /
    • 제33권11A호
    • /
    • pp.1117-1123
    • /
    • 2008
  • 모바일 멀티미디어 응용을 위한 기존의 프로세서들이 다방면에서 검증되고 응용되고 있다. 그런데, 이 모바일 멀티미디어 응용을 위해서 채택할 수 있는 하드 와이어드 즉 ASIC으로 된 칩 솔루션은 유연성이 떨어지며 비용이 많이 소요된다. 또한 유연성이 큰 CPU 솔루션은 그 성능에서 한계에 봉착하게 된다. 그러므로 ASIC 과 같은 성능과 CPU 같은 유연성 모두를 충족시키는 방법으로 재구성형 연산 프로세서를 사용하는 방법이 추천된다. 특히, 모바일 시스템들은 저전력과 고성능을 같이 추구하고 있으므로 본 논문에서는 이들을 모두 충족시키는 고에너지효율을 가지는 재구성형 프로세서를 제안한다. 130nm CMOS 기술에 의해 제작된 것은 121M0PS/mW의 에너지효율을 보이며 이를 90nm CMOS 기술과 명령어의 효율적인 사용을 통한 재구성형 프로세서의 시뮬레이션 결과는 539MOPS/mW의 에너지효율을 보임을 확인하였다. 또한 그 응용을 MP3의 IMDCT와 MPEG4의 DF H.264의 ME 알고리즘에 대해 시행함으로써 모바일 멀티미디어 분야에 적용될 수 있음을 보였다.

FPGA 기반의 고속 멀티미디어 데이터 재조합 프로세서 설계 및 구현 (Design and Implementation of FPGA-based High Speed Multimedia Data Reassembly Processor)

  • 김원호
    • 융합신호처리학회논문지
    • /
    • 제9권3호
    • /
    • pp.213-218
    • /
    • 2008
  • 본 논문은 양방향 위성 멀티미디어 통신시스템의 멀티미디어 STB (Multimedia Set-Top-Box)을 위한 하드웨어 기반의 고속 멀티미디어데이터 재조합 프로세서 설계 및 구현에 관한 것이다. 기존의 위성 멀티미디어 STB에서는 수신된 멀티미디어 데이터 재조합 기능을 STB의 CPU 소프트웨어 기반으로 처리하였다. 광대역 멀티미디어 서비스가 증대됨에 따라 STB의 CPU 부하가 증대되어 수신되는 멀티미디어 데이터 재조합 처리 성능이 제한되는 현상이 발생한다. 이러한 문제점을 해결하여 다양한 광대역 멀티미디어 서비스를 원활하게 처리할 수 있는 하드웨어 기반의 고속 멀티미디어 데이터 재조합 프로세서를 제안하였다. 구현된 멀티미디어 데이터 재조합 프로세서는 상용 FPGA, PCI 인터페이스 칩, 램 메모리 등으로 구현되었으며 위성 멀티미디어 시스템의 멀티미디어 STB에 실장하여 기능과 성능을 검증하였다. 제시된 요구기능을 모두 만족하였으며 최대 116 Mbps 처리 성능과 실용성을 확인하였다.

  • PDF

반도체 검증을 위한 MPI 기반 클러스터에서의 대용량 FDTD 시뮬레이션 연산환경 구축 (Implementation of Massive FDTD Simulation Computing Model Based on MPI Cluster for Semi-conductor Process)

  • 이승일;김연일;이상길;이철훈
    • 한국콘텐츠학회논문지
    • /
    • 제15권9호
    • /
    • pp.21-28
    • /
    • 2015
  • 반도체 공정에서는 소자 내부의 물리량 계산을 통해 불순물의 움직임을 해석하여 결점을 검출하는 시뮬레이션을 수행하게 된다. 이를 위해 유한 차분 시간 영역 알고리즘(Finite-Difference Time-Domain, 이하 FDTD)과 같은 수치해석 기법이 사용된다. 반도체 칩의 집적도 향상으로 인하여 소자의 크기는 나노스케일 시대로 접어들었으며, 시뮬레이션 사이즈 또한 커지고 있는 추세이다. 이에 따라 CPU와 GPU 같은 하나의 연산 장치에서 수행할 수 없는 문제와 다중의 연산 장치로 구성된 한 대의 컴퓨터에서 수행할 수 없는 문제가 발생하기도 한다. 이러한 문제로 인해 분산 병렬처리를 통한 FDTD 알고리즘 연구가 진행되고 있다. 하지만 기존의 연구들은 단일 연산장치만을 이용하기 때문에 GPU를 사용하는 경우 연산 속도는 빠르나 메모리의 제한이 있으며 CPU의 경우 GPU에 비해 연산 속도가 느린 단점이 존재한다. 이를 해결하기 위해 본 논문에서는 CPU, GPU의 이기종 연산 장치를 포함하는 컴퓨터로 구축된 클러스터 상에서 작업 사이즈에 제한되지 않고 시뮬레이션 수행이 가능한 컴퓨팅 모델을 구현하였다. 점대점 통신 기반의 MPI 라이브러리를 이용하여 연산 장치 간 통신을 통한 시뮬레이션을 테스트 하였고 사용하는 연산 장치의 종류와 수에 상관없이 시뮬레이션이 정상 동작함을 확인하였다.

스마트 디바이스와 구동 장치를 결합한 효율적인 로봇 시스템 개발 방법 (Introduce the efficient method develope of the robot system that linkage between the smart device and the driver equipment)

  • 이상엽
    • 한국컴퓨터정보학회:학술대회논문집
    • /
    • 한국컴퓨터정보학회 2013년도 제47차 동계학술대회논문집 21권1호
    • /
    • pp.205-206
    • /
    • 2013
  • 본 논문에서는 스마트폰, 스마트 태블릿, 스마트 패드등과 로봇 구동장치를 결합하여 스마트 로봇 시스템을 효율적으로 개발하는 방법을 소개 한다. 스마트 디바이스 보급은 가속화 되어 많은 분야에 스마트 디바이스를 사용하고 있다. 스마트 디바이스의 CPU의 성능 효율이 좋아 멀티미디어와 인식이 가능하며, 내장된 GPS 칩과 자이로 센서 및 네트워크등 다양한 디바이스를 연결하게 되면 효율적인 정보를 얻어 낼 수 있다. 스마트 디바이스의 판단 처리 및 멀티미디어 출력 기능에 로봇의 구동 장치를 결합하여 스마트 로봇을 만들어 내면 다양한 분야에 효율적으로 사용이 가능하다. 본 논문은 스마트 디바이스에서 인식되는 다양한 패턴과 로봇 구동장치의 효율적인 결합 방법을 설명한다.

  • PDF

인쇄전자회로 기술 및 동향 (Technology Trend of Printed Electronic Circuits)

  • 백강준;정순원;구재본;유인규;유병곤
    • 전자통신동향분석
    • /
    • 제25권5호
    • /
    • pp.33-46
    • /
    • 2010
  • 인쇄전자회로 기술은 인쇄(graphic art printing) 공정을 활용한 다양한 광/전자 기기 개발을 위한 핵심요소 기술이다. 기능성 전자 잉크 소재와 초저가격의 프린팅 공정을 통해서 유비쿼터스 시대의 차세대 모바일 IT 기기의 생명력을 불어넣게 된다. 현재 기술 수준이 일부 요소 부품들을 제작하고 기본 단위의 정보처리를 가능케 하는 수준에 머무르고 있으나, 여러 가지 잉크 소재 및 다양한 초미세 인쇄 공정 기술의 개발이 진행됨에 따라 향후 폭넓은 분양에 적용될 것으로 기대된다. 궁극적으로 인쇄전자회로의 성능이 향상되고 고집적화 됨으로써 기존의 Si 기반 CPU나 IC 칩을 대체하는 공정으로 자리매김을 할 것으로 예상된다. 본 기고문에서는 이러한 인쇄전자회로 기술 및 동향에 대해 기술하였다. 특히, 현재 폭넓게 연구가 진행중인 차세대 디스플레이 백플레인이나 개별물품단위 트래킹을 위한 플라스틱 RFID 태그 적용을 위해 필요한 요건들을 인쇄전자회로 기술관점에서 조망하였다.

전자칩 냉각을 위한 소형 히트 파이프에 대한 실험적 연구 (The Experimental Study of Miniature Heat Pipes for Cooling Microprocessor Chips)

  • 이상민;김흥배;양장식;이기백
    • 대한기계학회:학술대회논문집
    • /
    • 대한기계학회 2000년도 춘계학술대회논문집B
    • /
    • pp.353-358
    • /
    • 2000
  • This paper presents the experimental investigation about miniature heat pipe for notebook PC. The focus of analysis is the operating temperature not to exceed $65^{\circ}C$ maximum allowable CPU surface temperature. Copper is used to heat pipe material and brass is wick material, and working fluid is selected to water. This cooling system is heat spreader method using a aluminum plate, since this method is most commonly used. According to the present study, heat for 3mm heat pipe, 8W, and for 4mm heat pipe, 10W, is found to power dissipation limit respectively, Soon after this investigation, sufficient long term life test should be followed.

  • PDF

응용분야에 따른 직접사상캐시의 성능향상과 전력소모 절감을 위한 재구성 가능한 백업캐시 제안 (An Application-Specific Configurable Backup Cache for High Performance and Power Reduction in Direct-Mapped Cache)

  • 최병창;서효중
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2006년도 한국컴퓨터종합학술대회 논문집 Vol.33 No.1 (A)
    • /
    • pp.355-357
    • /
    • 2006
  • 반도체 공정의 발달로 인해 하나의 칩에 많은 양의 소자를 넣는 것이 가능해지면서 상대적으로 넓어진 공간에서 캐시 메모리가 차지하는 공간의 비중이 증가하고 있다. 상대적으로 비중이 커진 캐시 메모리는 CPU가 소모하는 전력의 50%에 상당하는 전력을 소모하는 등 시스템의 성능뿐만 아니라 전력 소모에도 큰 영향을 주고 있다. 현재 시스템 성능 향상과 전력 소모 절감을 위하여 캐시 메모리의 논리적 구조를 개선하기 위한 많은 연구가 진행 중이다. 본 논문에서는 다양한 용도로 사용되는 범용 시스템이 아닌 특정 응용분야에 최적화되어 사용되는 소규모 임베디드 시스템에 적합한 직접사상캐시를 위한 재구성 가능한 백업캐시를 제안하려고 한다. 제안하는 백업 캐시는 특정 레지스터 값을 이용해서 백업캐시를 재구성 가능하게 하여 응용분야에 따라 직접사상캐시의 성능 향상과 전력소모를 절감하도록 하여 시스템의 성능향상과 전력소모를 절감시키는 역할을 할 것이다.

  • PDF

다양한 Format을 지원하는 사용자 편의의 IR 수신기 칩 설계 및 구현 (A Design and Fabrication of IrDA Receiver for User convenience supporting a diversity of format)

  • 최은주;성광수
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2006년도 하계종합학술대회
    • /
    • pp.671-672
    • /
    • 2006
  • Recently Communication with using IrDA is bing used in various fields. In this paper I designed a receiver by fabricating hardware that used to be fabricated through software, so anyone who don't have knowledge on IrDA can receive Ir Signal easily. This receiver can communicate with CPU through 8 bit data and 3 bit address. Also this receiver can use user-needed CLK because this receiver embodied 16 bit CLK Prescaler.

  • PDF