• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 추계학술대회
• /
• pp.540-543
• /
• 2013

본 논문은 SIMT 구조 기반의 멀티코어 GPGPU의 통합 ALU를 설계하였다. 조건부 분기 명령어, 데이터 이동 명령어, 정수형 산술 연산 명령어, 부동소수점 산술 연산 명령어를 처리할 수 있으며 멀티코어 GPGPU의 다양한 형태의 병렬처리 기능을 지원하기 위하여 다 수의 ALU가 탑재된다. 각 명령어 연산의 처리방식의 공통성을 회로 수준에서 통합하여 최소의 크기로 ALU를 설계하는 것이 본 논문의 주안점이다. 모든 명령어는 테스트 프로그램을 작성하여 실험하였고 CPU로 연산한 결과와 비교하여 본 논문의 ALU가 정상적으로 동작함을 검증하였다. 본 논문에서 설계한 통합 ALU의 크기는 약 2만 게이트이며 최대 동작주파수는 430MHz이다.

• 전자공학회논문지CI
• /
• 제47권6호
• /
• pp.57-67
• /
• 2010

본 논문에서는 멀티코아 프로세서 상에서 프로세서와 메모리를 집중적으로 사용하는 다양한 워크로드들에 대한 온도특성을 연구한다. 일반적으로 프로세서의 온도관리를 위한 측정 지표로 평균온도와 온도범위 보다는 온도변화의 정도가 더 중요하다. 따라서 본 논문에서는 프로그램 실행 중에 온도변화를 분석하고, 워크로드의 온도변화의 정도를 정량화하는 측정 지표를 제안한다. 제안된 온도변화 측정 지표를 사용하여 인텔 Core 2 Duo 프로세서 상의 SPEC CPU2006 벤치마크들에 대해 쿨링 조건 및 클럭 주파수를 변경해 가며 온도변화를 분석한다. 분석 결과, 각 벤치마크 프로그램에 따라 서로 다른 유형의 온도 변화를 보였다. 이러한 온도변화는 쿨링 조건과 동작 클럭 주파수 및 멀티프로그래밍 워크로드에 영향을 받았다. 또한 코아들 사이의 공간적 위치에 따라서도 다른 온도 변화 특성을 보였다. 본 논문에서 제안된 온도변화 측정 지표와 연구 분석된 결과들은 향후 멀티코아 온도관리를 위한 연구에 활용하면 효과적인 온도관리가 기대된다.

• 한국통신학회논문지
• /
• 제27권4C호
• /
• pp.388-397
• /
• 2002

본 논문에서는 고성능 내장형 프로세서에서 멀티미디어 성능을 효과적으로 향상시킬 수 있는 SIMD-DSP/FPU를 설계하였다. 하드웨어 증가를 최소화하기 위해 기존 연산기의 분할 구조를 제시하였고 면적이 작은 연산기를 제안하였다. 연산기의 공유를 통해 FPU의 하드웨어 면적을 크게 줄였다. 제안된 구조는 HDL로 모델링되고 0.35 $\mu\textrm{m}$ 표준 셀 공정으로 합성되어, 약 십만 등가 게이트의 면적을 갖는 것으로 보고되었으며 최악조건에서 코어 주파수인 50MHz 이상으로 동작하는 것이 예상된다.

• 한국통신학회논문지
• /
• 제18권4호
• /
• pp.572-584
• /
• 1993

본 논문에서는 Hub와 Remote 지구국들이 위성중계기를 통해 교신하는 방식의 Two-Level SCPC 시스템에서 혼변조적을 최소화하는 효과적인 주파수배치 방법론을 제시하였으며, 아울러 Two-Level SCPC 시스템에서의 혼변조적을 산출하는 데에 소요되는 계산시간을 줄일 수 있는 방법론을 새로이 소개하였다. Okinaka가 One-Level SCPC 시스템에 적용하였던 Deletion과 Insertion 동작을 Two-Level SCPC 시스템에 확장 적용할때 고려할 수 있는 여러 방법론들을 연구분석한 후 이들 중 최적이라 사료되는 방법론을 체계화하여 Two-Level SCPC 시스템에서의 주파수배치 알고리듬으로 제안하였다. 제안하는 알고리듬은 기존의 주파수배치 방법들에 비해, 우수한 성능을 보일 뿐만 아니라 특히 융통성의 측면에서는 매우 뛰어난 특성을 보이고 있다. 현재까지 발표된 Two-Level SCPC 시스템의 주파수배치 방법론들은 일반성이 매우 결여되어 있기 때문에 실제의 위성시스템에 효과적으로 적용할 수 없는 점을 감안하면, 본 논문에서 제안한 알고리듬은 매우 큰 의미를 지닌다고 할 수 있다.

• 한국산학기술학회논문지
• /
• 제17권3호
• /
• pp.699-707
• /
• 2016

중앙처리장치를 중심으로 하는 각종 내장형 시스템은 현재 각종 산업에 매우 광범위하게 쓰이고 있다. 특히 사물인터넷 등의 deeply embedded (심층 내장형) 시스템은 저비용, 소면적, 저전력, 빠른 시장 출시, 높은 코드 밀도 등을 요구한다. 본 논문에서는 이러한 요구 조건을 만족시키는 중앙처리장치를 제안하고, 이를 중심으로 한 시스템온칩 플랫폼을 소개한다. 제안하는 중앙처리장치는 16 비트라는 짧은 명령어로만 이루어진 확장형 명령어 집합 구조를 갖고 있어 코드 밀도를 높일 수 있다. 그리고, 다중사이클 아키텍처, 카운터 기반 제어 장치, 가산기 공유 등을 통하여 로직 게이트가 차지하는 면적을 줄였다. 이 코어를 중심으로, 코프로세서, 명령어 캐시, 버스, 내부 메모리, 외장 메모리, 온칩디버거 및 주변 입출력 장치들로 이루어진 시스템온칩 플랫폼을 개발하였다. 개발된 시스템온칩 플랫폼은 변형된 하버드 구조를 갖고 있어, 메모리 접근 시 필요한 클락 사이클 수를 감소시킬 수 있었다. 코어를 포함한 시스템온칩 플랫폼은 상위 언어 수준과 어셈블리어 수준에서 모의실험 및 검증하였고, FPGA 프로토타이핑과 통합형 로직 분석 및 보드 수준 검증을 완료하였다. $0.18{\mu}m$ 디지털 CMOS 공정과 1.8V 공급 전압 하에서 ASIC 프론트-엔드 게이트 수준 로직 합성 결과, 50MHz 동작 주파수에서 중앙처리장치 코어의 논리 게이트 개수는 7700 수준이었다. 개발된 시스템온칩 플랫폼은 초소형 보드의 FPGA에 내장되어 사물인터넷 분야에 응용된다.

• 한국통신학회논문지
• /
• 제35권1B호
• /
• pp.78-84
• /
• 2010

본 논문에서는 귀금속 분야의 매장 업무 효율성 향상과 제품 정보 및 유통 이력 정보를 실시간으로 소비자에게 제공하기 위한 900 MHz 근거리 인식용 고정형 RFID 시스템에 관한 연구를 하였다. 개발된 귀금속 관리용 RFID 시스템은 리더, 리더 안테나, CPU로 구성되어 일체형이며, 전체 크기는 $38\;{\times}\;25\;{\times}\;19\;cm^3$, 안테나 동작 주파수는 905 ~ 926 MHz, 안테나의 최고 이득은 5.1 dBii(@910 MHz) 이다. 근거리 상용태그를 비교 하였을 때, 귀금속 분야에 가장 적합한 태그는 RSI사(社)의 Honeycomb이며, Honeycomb의 인식률을 높이기 위한 태그 부착 방법과 위치 등을 제안 하였다. 제안된 시스템에서 태그의 최대 인식거리는 16 cm이며, 태그의 인식률이 100 %가 되는 영역은 안테나의 레이돔에서 높이 10 cm까지 이다.

• 전기전자학회논문지
• /
• 제23권2호
• /
• pp.388-394
• /
• 2019

블록암호 알고리듬 ARIA와 AES 그리고 해시 함수 Whirlpool을 단일 하드웨어로 통합 구현한 AAW(ARIA- AES-Whirlpool) 크립토 코어를 Cortex-M0 CPU에 슬레이브로 인터페이스한 보안 SoC(System-on-Chip) 설계에 대해 기술한다. AAW 크립토 코어는 ARIA, AES, Whirlpool의 알고리듬 특성을 이용한 하드웨어 공유를 통해 저면적으로 구현되었으며, 128-비트와 256-비트의 키 길이를 지원한다. 설계된 보안 SoC 프로토타입을 FPGA 디바이스에 구현하고, 하드웨어-소프트웨어 통합 검증을 하였다. AAW 크립토 코어는 5,911 슬라이스로 구현이 되었으며, AAW 크립토 코어가 포함된 AHB_Slave는 6,366 슬라이스로 구현되었다. AHB_Slave의 최대 동작 주파수는 36 MHz로 예측되었으며, ARIA-128, AES-128의 데이터 처리율은 각각 83 Mbps, 78 Mbps이고, Whirlpool 해시 함수의 512-비트 블록의 처리율은 156 Mbps로 평가되었다.

• 융합신호처리학회논문지
• /
• 제15권2호
• /
• pp.70-75
• /
• 2014

최근 디지털 기기의 다기능화, 휴대화 및 서비스 정보의 대용량화 등으로 인하여 고집적, 저전력, 고성능 SoC(System on Chip) 설계에 대한 요구가 점차 증가하고 있다. 시스템이 빠르게 발전함에 따라 요구되는 하드웨어 성능이 다양해지고 있으며 빠른 설계 확인을 위하여 FPGA(Field Programmabel Gate Array)를 채택하는 시스템이 증가되고 있는 추세이며 FPGA를 채택한 시스템에서는 FPGA와 제어하는 CPU인 ARM코어를 사용한 SoC 시스템이 늘어났다. 이러한 시스템에서 사용되는 AXI(Advanced eXtensible Interface) Bus는 여러 방법으로 이용되지만, 기존의 연구에서는 AXI Slave 구조로 설계가 되어 있다. Slave 구조에서는 CPU가 계속 데이터 전송에 관여하게 되어 자원을 다른 곳에 사용하지 못하는 문제와 AXI Bus가 사용되지 않는 시간이 길어서 전송효율이 떨어지는 문제가 있다. 본 논문에서는 이와 같은 문제를 해결하고자 AXI Master구조를 제안하고, Slave구조와 Master구조의 소모클럭과 합성결과를 비교한 결과, Master구조가 Slave구조에 비해 소모클럭은 51.99% 감소한 것을 확인하였으며, Slice는 31% 정도 감소하였다. 또한, 최대 동작주파수는 107.84MHz로써 약 140% 증가 되는 것을 확인하였다.

• 한국정보통신학회논문지
• /
• 제26권7호
• /
• pp.1071-1077
• /
• 2022

타원곡선 암호 (elliptic curve cryptography; ECC) 기반의 공개키 기반구조 구현에 사용될 수 있는 보안 SoC(system-on-chip)를 설계하였다. 보안 SoC는 타원곡선 디지털 서명 알고리듬 (elliptic curve digital signature algorithm; ECDSA)용 하드웨어 가속기가 AXI4-Lite 버스를 통해 Cortex-A53 CPU와 인터페이스된 구조를 갖는다. ECDSA 하드웨어 가속기는 고성능 ECC 프로세서, SHA3 (secure hash algorithm 3) 해시 코어, 난수 생성기, 모듈러 곱셈기, BRAM (block random access memory), 그리고 제어 FSM (finite state machine)으로 구성되며, 최소의 CPU 제어로 ECDSA 서명 생성과 서명 검증을 고성능으로 연산할 수 있도록 설계되었다. 보안 SoC를 Zynq UltraScale+ MPSoC 디바이스에 구현하여 하드웨어-소프트웨어 통합 검증을 하였으며, 150 MHz 클록 주파수로 동작하여 초당 약 1,000번의 ECDSA 서명 생성 또는 서명 검증 연산 성능을 갖는 것으로 평가되었다. ECDSA 하드웨어 가속기는 74,630개의 LUT (look-up table)와 23,356개의 플립플롭, 32kb BRAM 그리고 36개의 DSP (digital signal processing) 블록의 하드웨어 자원이 사용되었다.

• 한국전자파학회지:전자파기술
• /
• 제13권1호
• /
• pp.51-62
• /
• 2002

EMI/EMS 측정을 위해서는 주변 전자파 잡음(background noise)이 낮은 야외시험장(Open Area Test Site)이 가장 바람직하나, 근래 전자(전기 기기 사용의 증가와 방송.무선통신 시스템의 다양화로 인한 인공잡음(artificial noise)의 증대로 조건에 부합된 부지 선정이 어렵고, 설치 비용이 매우 크며 날씨 변화에 따라 시험 계획이 변경 될 수도 있는 단점이 있다. 전자파 분-무반사실(Semi Anechoic Chamber)은 대부분의 환경 잡음을 감쇠시키므로 야외시험장처럼 장소의 구애를 받지 않아 도시나 혹은 제품 생산지 가까이에 설치 운용이 가능하다. 그러나 큰 설치 공간과 많은 시설 유지 비용을 필요로 하며, 저주파 대역에서는 반사에 의한 공진을 완전히 제거할 수 없어 성능이 떨어진다. 또한, 최근 컴퓨터 CPU의 동작주파수가 급속하게 높아지고 PCS, IMT-2000 등과 같은 이동전화의 사용주파수도 계속해서 높아짐에 다라 미연방통신위원회(Federal Communication Commission)에서는 5㎓까지의 복사 방출 시험을 요구하고 있다. IEC 61000-4-3 복사 내성 시험규격도 휴대폰 주파수인 2㎓까지 확장되었으며 IMT-2000, Bluetooth 등 새로운 이동통신서비스가 속속 개발됨에 따라 18㎓ 까지 시험 주파수가 확장되는 추세이다. 그러나, 현재 국내 각 연구실에서 보유하고 있는 야외시험장이나 전자파 반-무반사실의 경우 1㎓이상에서의 시험이 곤란하여 수 ㎓주파수대역에서 시험이 가능한 복사 및 내성시험 시설이 필요하게 되었다. 이러한 문제점들을 해결하기 위해 고안된 대용 측정 시설 중 대표적인 것이 TEM 셀이나 GTEM셀과 같은 TEM 도파관(waveguide) 형태의 장비들이다. 이들은 본래 EMS 측정을 위한 장비이지만 협소한 공간이나 외부와의 전자파 간섭의 우려가 없고, 설치가 비교적 자유로워 여러 연구기관에서 도파관 원리를 이용한 측정 방식을 연구(개발하여 범용적인 전자파 적합성 측정 장비로서 활용하고 있다. 야외시험장과 무반사실 등이 안테나에 의한 피시험기기 주변 공간에서의 1점 측정으로 인해 시험 시간이 많아 소요되는 공통적인 단점이 있는 반면, TEM 도파관에 의한 측정은 일단 피시험기기의 모델링 정보만 얻어지면 계산에 의해 EMI 측정을 바로 할 수 있다. <표 1>에서 현재 상용화되어 사용되고 있는 TEM/GTEM 셀, 야외 시험장 및 전자파 무반사실에 대해 EMI 측정과 관련된 몇 가지 사안에 대해 비교하였다. 본 문서에서는 야외시험장이나 전자파 반-무반사실 등과 같은 기존 EMI/EMS 측정 시설의 단점을 보완하고, 광대역 특성을 갖는 대용 측정 시설로서의 TEM 도파관에 대해 소개하고 야외시험장 결과와의 상관관계 알고리즘 및 표준화 동향에 대해 기술하였다. 2절에서는 대표적인 TEM 도파관 구조의 측정 시설인 TEM 셀과 GTEM 셀의 전기적.구조적 특징에 대해 간단히 기술하고, 3절에서는 TEM 셀과 GTEM 셀에서이 측정결과를 이용하여 야외 시험장 결과를 얻어내는 상관관계 알고리즘에 대해 기술하였다. 4절에서는 IEC/CISPR와 TC77에서의 표준화 활동을 중심으로 현재 진행중인 TEM 도파관 관련 표준화 동향과 내용에 대해 기술하고자 한다.