• 마이크로전자및패키징학회지
• /
• 제9권4호
• /
• pp.17-23
• /
• 2002

최근 반도체 소자의 고속화 및 고집적화에 따라 배선 패턴이 미세화 되고 다층의 금속 배선 공정이 요구됨에 따라 단차를 줄이고 표면을 광역 평탄화 시킬 수 있는 STI-CMP 공정이 도입되었다. 그러나, STI-CMP 공정이 다소 복잡해짐에 따라 질화막 잔존물, 찢겨진 산화막 결함들과 같은 여러 가지 공정상의 문제점들이 심각하게 증가하고 있다. 본 논문에서는 이상과 같은 CMP 공정 결함들을 줄이고, STI-CMP 공정의 최적 조건을 확보하기 위해 트렌치 깊이와 STI-fill 산화막 두께가 리버스 모트 식각 공정 후, 트랜치 위의 예리한 산화막의 취약함과 STI-CMP공정 후의 질화막 잔존물 등과 같은 결함들에 미치는 영향에 대해 연구하였다. 실험결과, CMP 공정에서 STI-fill의 두께가 얇을수록, 트랜치 깊이가 깊을수록 찢겨진 산화막의 발생이 증가하였다. 트랜치 깊이가 낮고 CMP 두께가 높으면 질화막 잔존물이 늘어나는 반면, 트랜치 깊이가 깊어 과도한 연마가 진행되면 활성영역의 실리콘 손상을 받음을 알 수 있었다

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.56-56
• /
• 2009

반도체 device가 점점 고집적화, 다층화 되면서 막질의 평탄화를 위한 CMP (chemical mechanical planarization) 공정은 반도체 제작 공정에서 필수 요건이 되었다. 특히 pad conditioning은 CMP 공정 중, 막질의 제거율과 균일도를 유지시키기 위한 중요한 공정이다. 하지만, conditioner를 장시간 사용할 경우 slurry residue와 같은 잔류 오염물질들이 conditioner의 표면의 오염을 유발할 수 있고 이로 인해 conditioner의 수명이 단축되거나 웨이퍼 표면에 결함을 유발할 수도 있다. 본 연구에서는 이를 방지하기 위해 vapor SAM을 이용하여 Ni conditioner 표면에 소수성 박막을 증착하여 오염여부를 평가해 보았다. 먼저, Ni wafer를 이용하여 증착 온도와 압력에 따라 소수성 박막을 증착하여 표면특성을 평가해 보았다. 증착전과 후에 Ni wafer 표면의 접촉각은 contact angle analyzer (Phoenix 400, SEO, Korea)를 이용하여 측정하였다. 박막 표면 형상과 거칠기는 AFM (XE-100, PSIA, Korea)를 이용하여 평가되었고 묘면 성분 분석을 위해 FT-IR (Nicolet 6700, Thermo Scientific, USA)이 사용되었다. SEM (S-4800, Hitach, Japan)은 박막 증착 전과 후의 conditioner를 이용하여 실제 conditioning후 conditioner 표면의 particle 오염정도를 관찰하기 위해 사용되었다. 또한, conditioner 표면에 실제 오염되어있는 particle 개수를 평가하기 위해 particle size analyzer (Accusizer 780A, Particle Sizing Systems Co., USA)을 사용하였다. 본 실험을 통해 최적 증착 조건을 확립하였으며 실제 conditioner 표면에 소수성 박막을 증착 후 $100^{\circ}$ 이상의 높은 contact angle을 확인할 수 있었다. 또한, 소수성 박막이 증착된 conditioner의 경우 실제 conditioning후 표면 particle 오염이 현저히 감소되었음을 확인할 수 있었다.

• Tribology and Lubricants
• /
• 제28권1호
• /
• pp.7-11
• /
• 2012

In this paper, the results of finite element(FE) analysis of chemical mechanical polishing(CMP) process using 2-dimensional elements were discussed. The objective of this study is to find the generation mechanism of microscratches on a wafer surface during the process. Especially, a FE model with a particle inside pad pore was considered to observe how such a contact situation could contribute to microscratch generation. The results of the finite element simulations revealed that during CMP process the pad-particle mixture could be formed and this would be a major factor leading to microscratch generation.