• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제48권12호
• /
• pp.761-767
• /
• 1999

Poly-Si TFTs(polycrystalline silicon thin film transistors) fabricated on a low cost glass substrate have attracted a considerable amount of attention for pixel elements and peripheral driving circuits in AMLCS(active matrix liquid crystal display). In order to apply poly-Si TFTs for high resolution AMLCD, a high operating frequency and reliable circuit performances are desired. A new poly-Si TFT with CLBT(counter doped lateral body terminal) is proposed and fabricated to suppress kink effects and to improve the device stability. And this proposed device with BC(buried channel) is fabricated to increase ON-current and operating frequency. Although the troublesome LDD structure is not used in the proposed device, a low OFF-current is successfully obtained by removing the minority carrier through the CLBT. We have measured the dynamic properties of the poly-Si TFT device and its circuit. The reliability of the TFTs and their circuits after AC stress are also discussed in our paper. Our experimental results show that the BC enables the device to have high mobility and switching frequency (33MHz at $V_{DD}$ = 15 V). The minority carrier elimination of the CLBT suppresses kink effects and makes for superb dynamic reliability of the CMOS circuit. We have analyzed the mechanism in order to see why the ring oscillators do not operate by analyzing AC stressed device characteristics.

• 한국전자파학회논문지
• /
• 제17권8호
• /
• pp.732-738
• /
• 2006

10 GHz까지 동작하는 주파수 1/2 분배기와 주파수 1/4 분배기를 설계하였다. 회로에 사용된 설계 방법은 단일 위상 분주 방식이다. 단일 위상 분주 방식 분배기는 단 하나의 클럭 신호만을 필요로 하고 회로를 구성하는 소자도 크기가 작은 능동 소자로 이루어져 구조가 매우 간단한 장점이 있다. 측정을 통하여 바이어스 전압이 높아질수록 free running 주파수와 동작 주파수 영역이 높아짐을 확인할 수 있었다. 주파수 1/2 분배기와 주파수 1/4 분배기 회로에 바이어스 전압 $3.0{\sim}4.0V$, 입력 파워 16 dBm, 오프셋 전압 $1.5{\sim}2.0V$, 10 GHz 입력 신호를 가했을 때 입력 주파수의 1/2, 1/4에 해당하는 5 GHz, 2.5 GHz의 출력 신호를 각각 얻을 수 있었다. 주파수 1/2 분배기의 레 이 아웃 크기는 $500{\times}500 um^2$이고 측정용 패드와 연결 부분을 제외한 순수한 레이아웃 크기는 $50{\times}40 um^2$이다.

• 전기전자학회논문지
• /
• 제10권1호
• /
• pp.10-15
• /
• 2006

본 논문에서는 기준동작 클럭없이 데이터만으로 구현되는 반주기의 4x 오버샘플링 위상/주파수검출기를 이용한 클럭 데이터 복원회로에 대하여 서술하였다. 위상 및 주파수검출기는 4x 오버샘플링 기법을 이용하여 설계되었다. 위상검출기는 뱅뱅 제어방법에 의해, 주파수검출기는 로테이션방법에 의해 동작한다. 위상 및 주파수 검출기로부터 발생된 6개의 신호들은 전하펌프로 들어갈 전하량을 결정한다. VCO단은 4개의 차동 지연단으로 구성되고 8개의 클럭신호를 생성한다. 제안된 회로는 공급전압 1.8V, 0.18um MOCS 공정으로 설계 시뮬레이션되었다. 제안된 구조의 PD와 FD를 사용하여 25%의 넓은 트래킹 주파수 범위를 가진다.

• 한국전자파학회논문지
• /
• 제28권4호
• /
• pp.286-297
• /
• 2017

본 논문에서는 10개 단일 증폭기를 공간 결합하여 6~18 GHz의 광대역에서 동작하는 50 W급 공간 결합 고출력 전력 증폭기를 연구하였다. 동축형 공간 결합기는 안티-포달 안테나와 같은 원리로 동작하는 핀라인-마이크로스트립 라인 변환기로 이루어져 있으며, 이 변환기는 6~18 GHz의 광대역 특성을 갖도록 설계되었다. 그러므로 공간 결합기 설계에서 가장 중요한 부분은 PCB로 구현되는 핀라인-마이크로스트립 라인 변환기의 형상이며, 이는 Klopfensein의 최적 임피던스 Taper에 근거하여 설계한다. 또한, 10개로 구성된 단일 증폭기의 공간 결합 효율을 최대화 하기 위해 증폭 기간의 이득과 위상차를 각각 제어할 수 있는 CMOS 기반의 MFC(Multi-Function Core) MMIC와 10 W급 이상의 GaN 기반 종단 PA MMIC를 직접 개발하여 단일 증폭기에 내장하였다. 제작된 공간 결합 고출력 전력증폭기는 6~18 GHz의 거의 전대역에서 50 W 이상의 양호한 출력 특성을 보여준다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.307-307
• /
• 2014

정보화 시대로 접어들면서 동일한 공간에 더 많은 정보를 저장할 수 있고, 보다 빠른 동작이 가능한 비휘발성 메모리 소자에 대한 요구가 증가하고 있다. 하지만, 최근 비휘발성 메모리 소자 관련 연구보고에 따르면, 메모리 소자의 소형화 및 직접화 측면에서, 전하 저장을 기반으로 하는 기존의 Floating-Gate(FG) Flash 메모리는 20 nm 이하 공정에서 한계가 예측 되고 있다. 따라서, 이러한 FG Flash 메모리의 한계를 해결하기 위해, 기존에 FET 기반의 FG Flash 구조와 같은 3 terminal이 아닌, Diode와 같은 2 terminal로 동작이 가능한 ReRAM, PRAM, STT-MRAM, PoRAM 등 저항변화를 기반으로 하는 다양한 종류의 차세대 메모리 소자가 연구되고 있다. 그 중, 저항 변화 메모리(ReRAM)는 CMOS 공정 호환성, 3D 직접도, 낮은 소비전력과 빠른 동작 속도 등의 우수한 동작 특성을 가져 차세대 비휘발성 메모리로 주목을 받고 있다. 또한, 상하부 전극의 2 terminal 만으로 소자 구동이 가능하기 때문에 Passive Crossbar-Array(CBA)로 적용하여 플래시 메모리를 대체할 수 있는 유력한 차세대 메모리 소자이다. 하지만, 이를 현실화하기 위해서는 Passive CBA 구조에서 발생할 수 있는 Read Disturb 현상, 즉 Word-Line과 Bit-Line을 통해 선택된 소자를 제외하고 주변의 다른 소자를 통해 흐르는 Sneak Leakage Current(SLC)를 차단하여 소자의 메모리 State를 정확히 sensing하기 위한 연구가 선행 되어야 한다. 따라서, 현재 이러한 이슈를 해결하기 위해서, 많은 연구 그룹에서 Diodes, Threshold Switches와 같은 ReRAM에 Selector 소자를 추가하는 방법, 또는 Self-Rectifying 특성 및 CRS 특성을 보이는 ReRAM 구조를 제안 하여 SLC를 차단하고자 하는 연구가 시도 되고 있지만, 아직까지 기초연구 단계로서 아이디어에 대한 가능성 정도만 보고되고 있는 현실 이다. 이에 본 논문은 Passive CBA구조에서 발생하는 SLC를 해결하기 위한 새로운 아이디어로써, 본 연구 그룹에서 선행 연구로 확보된 안정적인 저항변화 물질인 SiN를 정류 특성을 가지는 n-Si/Ti 기반의 Schottky Diode와 결합함으로써 기존의 CBA 메모리의 Read 동작에서 발생하는 SLC를 차단 할 수 있는 1SD-1R 구조의 메모리 구조를 제작 하였으며, 본 연구 결과 기존에 문제가 되었던 SLC를 차단 할 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.407-407
• /
• 2014

Nanotechnology, especially vertically grown silicon nanowires, has gotten great attentions in biology due to characteristics of one dimensional nanostructure; controllable synthetic structure such as lengths, diameters, densities. Silicon nanowires are promising materials as nanoelectrodes due to their highly complementary metal-oxide-semiconductor (CMOS) - and bio-compatibility. Silicon nanowires are so intoxicated that are effective for bio molecular delivery and electrical stimulation. Vertical nanowires with integrated Au tips were fabricated for electrical intracellular interfacing with PC-12 cells. We have made synthesized two types of nanowire devices; one is multi-nanowires electrode for bio molecular sensing and electrical stimulation, and the other is single-nanowires electrode respectively. Here, we demonstrate that differentiation of Nerve Growth Factor (NGF) treated PC-12 cells can be promoted depending on different magnitudes of electrical stimulation and density of Si NWs. It was fabricated by both bottom-up and top-down approaches using low pressure chemical vapor deposition (LPCVD) with high vacuuming environment to electrically stimulate PC-12 cells. The effects of electrical stimulation with NGF on the morphological differentiation are observed by Scanning Electron Microscopy (SEM), and it induces neural outgrowth. Moreover, the cell cytosol can be dyed selectively depending on the degree of differentiation along with fluorescence microscopy measurement. Vertically grown silicon nanowires have further expected advantages in case of single nanowire fabrication, and will be able to expand its characteristics to diverse applications.

• 한국재료학회지
• /
• 제23권6호
• /
• pp.299-303
• /
• 2013

In this study, a micro gas sensor for $NO_x$ was fabricated using a microelectromechanical system (MEMS) technology and sol-gel process. The membrane and micro heater of the sensor platform were fabricated by a standard MEMS and CMOS technology with minor changes. The sensing electrode and micro heater were designed to have a co-planar structure with a Pt thin film layer. The size of the gas sensor device was about $2mm{\times}2mm$. Indium oxide as a sensing material for the $NO_x$ gas was synthesized by a sol-gel process. The particle size of synthesized $In_2O_3$ was identified as about 50 nm by field emission scanning electron microscopy (FE-SEM). The maximum gas sensitivity of indium oxide, as measured in terms of the relative resistance ($R_s=R_{gas}/R_{air}$), occurred at $300^{\circ}C$ with a value of 8.0 at 1 ppm $NO_2$ gas. The response and recovery times were within 60 seconds and 2 min, respectively. The sensing properties of the $NO_2$ gas showed good linear behavior with an increase of gas concentration. This study confirms that a MEMS-based gas sensor is a potential candidate as an automobile gas sensor with many advantages: small dimension, high sensitivity, short response time and low power consumption.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2003년도 추계학술대회 논문집
• /
• pp.214-217
• /
• 2003

The connectorless power supply system on that multi-contact causes confidence when the wiring reconstructed in the rear. As you see above, contact points between sets and indoor space cause inferior function of audio frequency so it needs to be eliminated. This paper explains the structure of connectorless power supply to supply the system with power crossing the air gap in the part of inductively in the connectorless power supply of both magnetic and electrical model. To get maximum output of electrical load, compensating capacitor compensates to show inter-inductance, lequeage-inductance reducing the track-inductance and access the conditions for resonance. At that time it accesses the maximum electric power. The small change of the value of compensating capacitor causes the changes of maximum electric power. Here the power electronics technology is used not only in the industrial machinery but also in the home appliances so the switching power supply is used to actualize the miniaturization, lightweight, and high efficiency. Generally the condenser input methods are widely used in the rectification circuit of switching power supply, but condenser input method generate great quantity of high frequency components because with this method the current flows in the power input filtering condenser only around value of peak of ac input voltage. To solve these problems, installation of power factor improve circuit on the front of filtering capacitence was considered. Several methods were suggested regarding, but the active filter method which makes smalliging and highly power factor possible are the produce main stream. IC for power factor improvement can be utilized by CMOS process proposing low power consumption. When the high power factor is considered seriously in the power factor improvement circuit, active filter method is selected. In the active filter method, the boost converter is used. Regarding this ·the boost converter is needed.

• 한국정보과학회논문지:시스템및이론
• /
• 제30권9호
• /
• pp.504-511
• /
• 2003

논리회로 합성에서 함수의 대칭성을 이용하여 면적이나 시간 지연을 최소화하는 문제는 많은 시간동안 연구되어 왔다. 본 논문은 최근 들어 면적이나 시간지연 보다도 더 중요하게 여겨지는 전력 소모를 최소화하는데, 회로 대칭성이 어떻게 이용되는 지에 대한 연구를 소개한다. 이 논문에서 회로의 대칭성에 대한 폭넓은 정의를 소개하고, 각 대칭성간의 관계에 대해 논의하며, 각 회로의 대칭성이 어떻게 전력을 줄이는데 유용할 수 있는지에 대해 논의한다. 또한, 회로에 존재하는 주 입력(primary input)과 내부 노드사이에 존재하는 대칭성을 찾아내는 알고리즘을 소개한다. 이 논문에서 소개하는 알고리즘의 특징은 첫째, 면적이나 속도지연의 증가가 거의 없이, 전력 소모를 줄여주는 효과적인 재합성 기법이란 것이다. 둘째, 대부분의 다른 휴리스틱(heuristic) 알고리즘과는 달리, 회로의 스위칭 (switching) 양에 있어 단조 향상(monotonic improvement)을 보장한다. 이미 잘 알려진 바와 같이 CMOS 회로에서는 스위칭 양이 전력소모에 대부분을 차지하므로, 알고리즘의 적용 후에 회로가 전력 소모 면에서 계속적인 향상을 이룰 수 있게 한다는 점에서 매우 효과적이라 하겠다. 알고리즘의 효과를 검증하기 위해서, MCNC 벤치마크 회로를 이용하여 실험을 시행하였고, 실험 결과, 속도나 면적에 대한 오버헤드가 거의 없으면서 평균 12%의 전력 소모를 줄일 수 있었다.

• 한국통신학회논문지
• /
• 제36권3C호
• /
• pp.175-182
• /
• 2011

본 논문에서는 고속 데이터 전송을 위해 OFDM 시스템에 적용 가능한 고속 FFT/IFFT 프로세서를 제안하였다. 제안하는 프로세서는 높은 데이터 처리율을 만족하기 위해서 MDC 구조와 다중 병렬 처리 기법을 채택하였다. 하드웨어 복잡도를 줄이기 위해서 본 논문에서는 연산에 필요한 연산기의 수를 줄이는 구조로 버터플라이 연산기의 수를 줄인 MRMDC 구조와 효율적인 스케줄링 기법을 적용하여 복소 곱셈기의 수를 줄이는 구조를 제안한다. 제안하는 구조를 적용함으로써 연산 싸이클을 증가시키지 않고 하드웨어 복잡도를 줄일 수 있다. UWB, WiMAX, O-OFDM과 같은 고속 OFDM 시스템을 위해 제안하는 프로세서는 128-포인트와 256-포인트 두 가지 모드를 지원 가능하다. 제안하는 프로세서는 IBM 90nm 공정으로 합성하여 메모리를 제외한 전체 게이트 수가 760,000개를 보이며, 동작속도는 430MHz를 나타내었다.