• 제목/요약/키워드: CMOS VCO

검색결과 227건 처리시간 0.026초

스위치드 본드와이어 인덕터를 이용한 다중대역 CMOS 전압제어발진기 설계 (Design of a Multiband CMOS VCO using Switched Bondwire Inductor)

  • 류성한
    • 한국인터넷방송통신학회논문지
    • /
    • 제16권6호
    • /
    • pp.231-237
    • /
    • 2016
  • 본 논문에서는 스위치드 본드와이어 인덕터 뱅크를 사용하여, 넓은 주파수 튜닝범위를 갖는 다중대역 저잡음 CMOS 전압제어발진기가 제안되었다. 본드와이어 인덕터와 CMOS 스위치의 결합으로 주파수 튜닝범위는 증가하고, 위상잡음은 개선되었다. 제안된 다중대역 CMOS 전압제어발진기는 2.3GHz부터 6.3GHz까지의 주파수에 대해 동작하며, 위상잡음은 1MHz 오프셋 주파수에 대해, 각각 -136dBc/Hz와 -122dBc/Hz를 나타내었다. 스위치드 본드와이어 인덕터 뱅크는 각 주파수 대역에서 높은 Quality factor(Q)를 나타내어, 위상잡음과 전력소모량 사이의 trade-off를 더욱 원활하게 해 준다. 제안된 전압제어발진기는 TSMC 0.18um CMOS공정을 사용하여 설계되었고, 7.2mW의 전력을 사용하며, 6GHz 발진주파수에 대해 1MHz 오프셋 주파수에서 -189.3dBC/Hz의 성능지수(FOM)를 나타내었다.

작은 Kvco 게인를 위한 직렬 바랙터와 병렬 캐패시터 뱅크를 이용한 CMOS 5GHz VCO 설계 (A Design of CMOS 5GHz VCO using Series Varactor and Parallel Capacitor Banks for Small Kvco Gain)

  • 이미영
    • 한국인터넷방송통신학회논문지
    • /
    • 제24권2호
    • /
    • pp.139-145
    • /
    • 2024
  • 본 논문에서는 VCO 이득(Kvco) 변화가 작은 현대 무선 통신 시스템의 핵심 구성 요소 중 하나인 전압 제어 발진기(VCO)의 설계를 제시하였다. 기존의 큰 Kvco 변화를 보상하기 위해 병렬 커패시터 뱅크 어레이가 있는 기존 LC-탱크에 직렬 배랙터 뱅크가 추가되었다. 또한 넓은 튜닝 범위를 유지하면서 우수한 위상 잡음 성능을 달성하기 위해 혼합 거친/미세 튜닝 방식(직렬 배랙터 어레이 및 병렬 커패시터 어레이)이 선택되었다. 스위치드 배랙터 어레이 뱅크는 추가 디지털 회로 없이 스위치드 커패시터 어레이에 대해 동일한 디지털 코드에 의해 제어됩니다. 1.2V의 낮은 전압에서 사용하기 위해 본 논문에서 제안된 전류 참조 회로는 공통 게이트를 보다 안전하게 제거한 안전성을 위해 전류 참조 회로를 사용하였다. TSMC 0.13 ㎛ CMOS RF 기술로 구현된 제안된 VCO는 9.6% 미만의 Kvco(VCO 이득) 변화로 4.4GHz에서 5.3GHz로 조정할 수 있다. 1.2V 공급에서 3.1mA를 소비하는 동안 VCO는 5.3GHz의 반송파에서 오프셋 1MHz에서 -120dBc/Hz 위상 잡음을 갖을 수 있었다.

65nm CMOS 공정을 이용한 전압제어발진기와 고속 4분주기의 설계 (A Design of Voltage Controlled Oscillator and High Speed 1/4 Frequency Divider using 65nm CMOS Process)

  • 이종석;문용
    • 전자공학회논문지
    • /
    • 제51권11호
    • /
    • pp.107-113
    • /
    • 2014
  • 60GHz 무선 통신 시스템에 적용 가능한 전압 제어 발진기와 고속 4분주기를 65nm CMOS 공정을 사용하여 설계했다. 전압제어 발진기는 전류소스와 NMOS 차동쌍 LC구조로 설계하였으며 분주기는 차동 인젝션 록킹 구조에 베렉터를 추가하여 동작주파수 범위를 조절할 수 있는 구조로 설계했다. 전압 제어 발진기와 분주기에 모두 전류소스를 추가하여 전원잡음에 따른 위상잡음 특성을 개선하였다. 전압 제어 발진기는 64.36~67.68GHz의 동작범위가 측정됐고, 고속 4분주기는 전압 제어 발진기의 동작범위에 대해 정확한 4분주가 가능하며 5.47~5.97dBm의 높은 출력전력이 측정됐다. 분주기를 포함한 전압제어 발진기의 위상잡음은 1MHz 오프셋 주파수에서 -77.17dBc/Hz이고 10MHz 오프셋 주파수에서 -110.83dBc/Hz이다. 소모전력은 전원전압 1.2V에서 38.4mW 이다 (VCO 포함).

IEEE 802.11a/b/g 무선 랜을 위한 고속 AFC 기법의 CMOS LC VCO의 설계 (Design of CMOS LC VCO with Fast AFC Technique for IEEE 802.11a/b/g Wireless LANs)

  • 안태원;윤찬근;문용
    • 대한전자공학회논문지SD
    • /
    • 제43권9호
    • /
    • pp.17-22
    • /
    • 2006
  • 본 논문에서는 IEEE 802.11a/b/g 무선 랜을 위하여 고속 AFC 기법이 적용된 CMOS LC VCO의 설계를 다룬다. 1.8V $0.18{\mu}m$ CMOS 공정을 사용하였으며, 현재 국제적으로 표준화가 진행된 모든 무선 랜 응용에 적합하도록 인덕터 및 캐패시터를 스위칭하는 방법으로 5.8GHz 대역, 5.2GHz 대역 및 2.4GHz 대역에서 동작하도록 설계하였다. 또한 주파수-전압 특성을 선형화하기 위하여 최적화된 버랙터 바이어싱 기법을 사용하였으며, 필요로 하는 모든 대역에서 저잡음 특성을 유지하기 위하여 4비트 캐패시터 뱅크를 사용하고, 광대역 디지털 주파수 검출기를 이용한 고속 AFC 기법을 구현하여 그 동작을 확인하였다.

X-band CMOS VCO for 5 GHz Wireless LAN

  • kim, Insik;Ryu, Seonghan
    • International journal of advanced smart convergence
    • /
    • 제9권1호
    • /
    • pp.172-176
    • /
    • 2020
  • The implementation of a low phase noise voltage controlled oscillator (VCO) is important for the signal integrity of wireless communication terminal. A low phase noise wideband VCO for a wireless local area network (WLAN) application is presented in this paper. A 6-bit coarse tune capacitor bank (capbank) and a fine tune varactor are used in the VCO to cover the target band. The simulated oscillation frequency tuning range is from 8.6 to 11.6 GHz. The proposed VCO is desgned using 65 nm CMOS technology with a high quality (Q) factor bondwire inductor. The VCO is biased with 1.8 V VDD and shows 9.7 mA current consumption. The VCO exhibits a phase noise of -122.77 and -111.14 dBc/Hz at 1 MHz offset from 8.6 and 11.6 GHz carrier frequency, respectively. The calculated figure of merit(FOM) is -189 dBC/Hz at 1 MHz offset from 8.6 GHz carrier. The simulated results show that the proposed VCO performance satisfies the required specification of WLAN standard.

A 10-GHz CMOS LC VCO with Wide Tuning Range Using Capacitive Degeneration

  • Yu, Tae-Geun;Cho, Seong-Ik;Jeong, Hang-Geun
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제6권4호
    • /
    • pp.281-285
    • /
    • 2006
  • In order to widen the tuning range, capacitive degeneration is applied to fully CMOS LC VCOs. Small signal analysis shows that the fixed MOSFET capacitance seen by the LC tank is smaller than that of the traditional LC VCO, resulting in significant extension in the tuning range. This improvement in the tuning range has been verified through measurement of a 10-GHz LC VCO fabricated by $0.18{\mu}m$ CMOS process. The measured tuning range is from 9.8-GHz to 12-GHz, which is better than those of the reported CMOS LC VCOs in 10-GHz band. The measured phase noise is - 103dBc/Hz at 1MHz offset.

최적화된 나선형 인덕터를 이용한 L1 band GPS 수신기용 130nm CMOS VCO 설계 (Design of 130nm CMOS Voltage Controlled Oscillator Using Optimized Spiral Inductor for L1 band GPS Receiver)

  • 안덕기;황인철
    • 산업기술연구
    • /
    • 제29권B호
    • /
    • pp.101-105
    • /
    • 2009
  • A 1.571GHz LC VCO with optimized spiral inductor for GPS receiver is designed in 130nm CMOS process. The phase noise of the VCO has been reduced the use of high Q inductor and on chip filter. It has phase noise of -91dBc/Hz, -111dBc/Hz, and -131dBc/Hz at 10kHz, 100kHz, and 1MHz offset frequencies from the carrier, respectively. This VCO consumes 2mA from a 0.6V supply.

  • PDF

A Low-Spur CMOS PLL Using Differential Compensation Scheme

  • Yun, Seok-Ju;Kim, Kwi-Dong;Kwon, Jong-Kee
    • ETRI Journal
    • /
    • 제34권4호
    • /
    • pp.518-526
    • /
    • 2012
  • This paper proposes LC voltage-controlled oscillator (VCO) phase-locked loop (PLL) and ring-VCO PLL topologies with low-phase noise. Differential control loops are used for the PLL locking through a symmetrical transformer-resonator or bilaterally controlled varactor pair. A differential compensation mechanism suppresses out-band spurious tones. The prototypes of the proposed PLL are implemented in a CMOS 65-nm or 45-nm process. The measured results of the LC-VCO PLL show operation frequencies of 3.5 GHz to 5.6 GHz, a phase noise of -118 dBc/Hz at a 1 MHz offset, and a spur rejection of 66 dBc, while dissipating 3.2 mA at a 1 V supply. The ring-VCO PLL shows a phase noise of -95 dBc/Hz at a 1 MHz offset, operation frequencies of 1.2 GHz to 2.04 GHz, and a spur rejection of 59 dBc, while dissipating 5.4 mA at a 1.1 V supply.

Low Voltage CMOS LC VCO with Switched Self-Biasing

  • Min, Byung-Hun;Hyun, Seok-Bong;Yu, Hyun-Kyu
    • ETRI Journal
    • /
    • 제31권6호
    • /
    • pp.755-764
    • /
    • 2009
  • This paper presents a switched self-biasing and a tail current-shaping technique to suppress the 1/f noise from a tail current source in differential cross-coupled inductance-capacitance (LC) voltage-controlled oscillators (VCOs). The proposed LC VCO has an amplitude control characteristic due to the creation of negative feedback for the oscillation waveform amplitude. It is fabricated using a 0.13 ${\mu}m$ CMOS process. The measured phase noise is -117 dBc/Hz at a 1 MHz offset from a 4.85 GHz carrier frequency, while it draws 6.5 mA from a 0.6 V supply voltage. For frequency tuning, process variation, and temperature change, the amplitude change rate of the oscillation waveform in the proposed VCO is 2.1 to 3.2 times smaller than that of an existing VCO with a fixed bias. The measured amplitude change rate of the oscillation waveform for frequency tuning from 4.55 GHz to 5.04 GHz is 131 pV/Hz.