• 제목/요약/키워드: Bus Bandwidth

검색결과 75건 처리시간 0.028초

MESI 캐쉬 코히어런스 프로토콜을 사용하는 Futurebus+ 기반 멀티프로세서 시스템의 성능 평가 (Performance Analysis of Futurebus+ based Multiprocessor Systems with MESI Cache Coherence Protocol)

  • 고석범;강인곤;박성우;김영천
    • 한국통신학회논문지
    • /
    • 제18권12호
    • /
    • pp.1815-1827
    • /
    • 1993
  • 본 논문에서는 MESI 캐쉬 코히어런스 프로토콜를 사용하는 Futurebus를 시스템 버스로 갖는 멀티프로세서 시스템에 대하여 4 종류의 버스 트랜잭션에 따라 시스템의 성능을 평가하였다. 성능 평가를 위한 모델링과 시뮬레이션은 SLAM II 그래픽 심볼과 컴파일러를 이용하였다. 정확한 시뮬레이션을 위하여 해석적 방법으로 MESI 프로토콜의 각 상태에 대한 확률을 구하였고, 구한 확률 값은 시뮬레이션의 입력으로 사용하였다. 시뮬레이션에서는 프로세서의 수, 캐쉬 메모리의 히트율, 읽기 명령을 수행할 확률, 메모리 엑세스 시간, 메모리 모듈의 수, 프로세서가 내부 동작을 수행할 확률, 버스의 밴드 폭에 따른 프로세서의 이용률, 메모리의 이용률, 버스의 이용률, 버수 중재 대기 시간 등을 구하였다.

  • PDF

Implementation of Multipurpose PCI Express Adapter Cards with On-Board Optical Module

  • Koo, Kyungmo;Yu, Junglok;Kim, Sangwan;Choi, Min;Cha, Kwangho
    • Journal of Information Processing Systems
    • /
    • 제14권1호
    • /
    • pp.270-279
    • /
    • 2018
  • PCI Express (PCIe) bus, which was only used as an internal I/O bus of a computer system, has expanded its function to outside of a system, with progress of PCIe switching processor. In particular, advanced features of PCIe switching processor enable PCIe bus to serve as an interconnection network as well as connecting external devices. As PCIe switching processors more advanced, it is required to consider the different adapter card architecture. This study developed multipurpose adapter cards by applying an on-board optical module, a latest optical communications element, in order to improve transfer distance and utilization. The performance evaluation confirmed that the new adapter cards with long cable can provide the same bandwidth as that of the existing adapter cards with short copper cable.

스누핑 프로토콜을 사용하는 NUMA 시스템의 계층적 링 구조로의 확장 (Hierarchical Ring Extension of NUMA Systems using Snooping Protocol)

  • 성현중;김형호;장성태;전주식
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제26권11호
    • /
    • pp.1305-1317
    • /
    • 1999
  • NUMA 구조는 원격 메모리에 대한 접근이 불가피한 구조적 특성 때문에 상호 연결망이 성능을 좌우하는 큰 변수가 된다. 기존에 대중적으로 사용되던 버스는 물리적 확장성 및 대역폭에서 대규모 시스템을 구성하는 데 한계를 보인다. 이를 대체하는 고속의 지점간 링크를 사용한 링 구조는 버스가 가지는 확장성 및 대역폭의 한계라는 단점을 개선하였으나, 많은 클러스터가 연결되는 경우에는 전송 지연시간이 증가하는 문제점을 가지고 있다. 본 논문에서는 스누핑 프로토콜이 적용된 링 구조에서 클러스터 개수 증가에 따른 지연시간 증가의 문제점을 보완하기 위해 계층적 링 구조로의 확장을 제안하고, 이 구조에 효과적인 캐쉬 일관성 프로토콜을 설계하였다. 전역 링과 지역 링을 연결하는 브리지는 캐쉬 프로토콜을 관리하며 이 프로토콜에 의해 지역 링의 부하를 줄일 수 있도록 트랜잭션을 필터링하는 역할도 담당함으로써 시스템의 성능을 향상시킨다. probability-driven 시뮬레이터를 통해 계층적 링 구조가 시스템의 성능 및 링 이용률에 미치는 영향을 알아본다. Abstract Since NUMA architecture has to access remote memory, interconnection network performance determines performance of NUMA architecture. Bus, which has been used as popular interconnection network of NUMA, has a limit to build a large-scale system because of limited physical scalability and bandwidth. Ring interconnection network, composed of high-speed point-to-point link, made up for bus's defects of scalability and bandwidth. But, it also has problem of increasing delay as the number of clusters is increased. In this paper, we propose a hierarchical expansion of snoop-based ring architecture in order to overcome ring's defects of increasing delay. And we also design an efficient cache coherence protocol adopted to this architecture. Bridge, which connects local ring and global ring, maintains cache coherence protocol and does snoop-filtering which reduces local ring and cluster bus utilization. Therefore bridge can improve performance of this system. We analyze effects of hierarchical architecture on the performance of system and utilization of point-to-point links using probability-driven simulator.

SNP : 시스템 온 칩을 위한 새로운 통신 프로토콜 (SNP: A New On-Chip Communication Protocol for SoC)

  • 이재성;이혁재;이찬호
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제32권9호
    • /
    • pp.465-474
    • /
    • 2005
  • 고집적 SoC 설계시에 버스방식의 온칩 통신은 대역폭이 제한되는 문제점이 있고 NoC (Network-on-Chip) 방식에서는 구현의 복잡도가 증가하는 문제점이 있다. 본 논문에서는 이러한 문제점을 극복하는 새로운 온칩 통신 규격인 SNP(Soc Network Protocol)를 소개한다. SNP는 기존 버스의 신호선들을 세 가지 그룹인 제어(control), 주소(address), 데이타(data)로 나눈 뒤 하나의 채널을 통해 전송함으로써 신호선의 수를 줄인다. SNP 채널은 대칭구조로 사용되기 때문에 마스터-슬레이브 통신 방식뿐만 아니라 마스터-마스터 통신도 효율적으로 지원한다. 하나의 전송에 필요한 신호 그룹의 진행 규칙을 SNP 규격으로 정의하고, 동일한 정보가 반복적으로 전달되는 것을 방지하는 페이즈 복원 기능을 제안하여 통신대역을 효율적으로 사용할 수 있도록 한다. 산업계 표준 규격인 AMBA AHB와 비교한 결과 멀티미디어 타입의 데이타 전송시에 $54\%$의 신호선수만으로도 대등한 대역폭을 지원할 수 있음을 보인다.

고해상 모바일 멀티미디어 SoC를 위한 온칩 버스 데이터 압축 방법 (A Bus Data Compression Method for High Resolution Mobile Multimedia SoC)

  • 이진;이재성
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2013년도 춘계학술대회
    • /
    • pp.345-348
    • /
    • 2013
  • 본 논문은 온칩 버스 데이터의 압축 전송을 위한 방법을 제안한다. 영상 해상도의 가파른 증가와 함께 멀티미디어 프로세서의 온칩 버스의 데이터 트래픽은 빠르게 증가하고 있어 많은 SoC 칩들이 성능 저하를 경험하고 있다. IP 코어는 bus grant 신호를 얻는 데 많은 시간이 소요되는데 본 논문은 이 시간을 활용하여 간단한 버스 데이터 압축 전송을 하는 방법을 소개한다. 그 방법으로 하드웨어 구현하여 VC-1 디코더 프로세서에 적용함으로써 평균 매크로 블록 처리 시간을 각각 sd 영상은 13.6%, hd 영상은 13.1%까지 줄일 수 있음을 확인하였다.

  • PDF

대용량 멀티미디어 전송을 위한 IEEE 1394고속 직렬 버스의 성능 분석 (Performance Analysis of IEEE 1394 High Speed Serial Bus for Massive Multimedia Transmission)

  • 이희진;민구봉;김종권
    • 한국정보과학회논문지:정보통신
    • /
    • 제30권4호
    • /
    • pp.494-503
    • /
    • 2003
  • IEEE 1394 고속 직렬 버스(이하 IEEE 1394 혹은 버스)는 실시간 데이타 및 일반 패킷 데이타 전송을 위해 가전제품군과 PC 간의 고속 멀티미디어 통신을 저가로 제공한다. IEEE 1394의 전송 모드는 크게 비동기와 등시성 모드가 있어, 비동기 모드는 최선형 서비스를 제공하고, 등시성 전송 모드는 대역폭을 예약해 QoS를 보장한다. 본 논문은 링크 계층 및 응용 계층 수준에서 IEEE 1394의 성능을 분석하고 각 전송 모드를 비교한다. 응용 계층 수준의 성능 분석을 위해 1394 계층과 상위 계층 사이에 필요한 대표적인 인터페이스인 고정 방식과 적응적 방식을 시스템에 적용하고, 이를 각기 폴링 시스템으로 분석한다. 그리고 분석 모델의 타당성을 시뮬레이션을 통해 확인한다. 그 결과, IEEE 1394의 데이타 전송모드를 적응적으로 선택하여 버스 접근 지연시간을 줄이고 대역폭 낭비를 막아 버스 이용률을 높일 수 있음을 보였다.

이종망간의 상호연동 거이트웨이 시스템을 위한 내부고속연동망 (High Speed Interconnetion Network for Interworking Gateway of Heterogeneous Networks)

  • 김동원;신현식;류원;이현우;전경표;배현덕
    • 한국정보처리학회논문지
    • /
    • 제4권2호
    • /
    • pp.499-514
    • /
    • 1997
  • 본 논문에서는 다양한 이기종 망간의 상호 연동을 통한 개방형정보통신서비스를 제공하기 위해 게이트웨이시스(Gateway System)으로 개발되고 있는 대용량 통신처리 시스템의 내부 고속 연동망의 구조를 제시한다. 주요제원으로는 32*32 입출력 체널의 공유버스 스위칭 대역폭은은 640MBPS로써 평형상태에서 각 채널별 약 20Mbps 정도의 대연폭 할당이 가능하여 전화망 뿐만 아니라 고속의 ISDN 및 인터네트 서비스 연동이 가능하다. 고속 연동망은 주된 스위칭 기능을 담당하는 중재교환부, 각 입출력 채널을 구성하는 가입자 입출력부, 이들 상호 연결하는 백플레인버스로 구성이 되고, 신뢰성 향상기 위하여 부하 분담 방식의 이중화 구성이 가능하다.또한망정합모들의 구현을 용이케 하고 연동망 프로토콜을 처리하는 부하를 감소하기 위해 고속 연동망 프로토콜을 전담 처리 가입자노드 어댑터를 개발하였다.

  • PDF

모듈통합형 항공전자시스템을 위한 Video Processing Module 구현 (Implementation of Video Processing Module for Integrated Modular Avionics System)

  • 전은선;강대일;반창봉;양승열
    • 한국항행학회논문지
    • /
    • 제18권5호
    • /
    • pp.437-444
    • /
    • 2014
  • 모듈통합형 항공전자시스템은 연방형의 LRU (line replaceable unit)의 기능을 하나의 LRM (line replaceable module)에서 제공하고, 하나의 cabinet에 여러 개의 LRM을 탑재한다. IMA core 시스템의 VPM (video processing module)은 LRM으로써 ARINC 818 ADVB (avionics digital video bus)의 bridge 및 gateway 역할을 한다. ARINC 818은 광 대역폭, 적은 지연시간, 비 압축 디지털영상 전송을 위해 개발된 규격이다. VPM의 FPGA IP core는 ARINC 818 to DVI 또는 DVI to ARINC 818 처리와 video decoder, overlay 기능을 가진다. 본 논문에서는 VPM 하드웨어 구현에 대해 다루고, VPM 기능과 IP core 성능 검증 결과를 보인다.

다중처리기 시스템의 시뮬레이션에 관한 연구 (A Study on Simulation of A Multiprocessor System)

  • 박찬정;신인철;이상범
    • 대한전자공학회논문지
    • /
    • 제27권10호
    • /
    • pp.78-88
    • /
    • 1990
  • 본 논문은 다중 버스 상호 적속망을 갖는 다중처리기 시스템에서, 기억장치 접근 요구의 경쟁에 의하여 영향을 받는 시스템의 성능을 평가하기 위하여 이산 사건 모델을 구성하였다. 또한 시스템의 해석적 모델과 시뮬레이터 모델을 구성하여 해석적 모델의 결과와 시뮬레이터 모델의결과를 상호 검증하였다. 검증 방법으로는 프로세서의 수, 기억장치 모듈의 수, 버스의 수와 국부 기억장치 실패율을 입력인수로 하여 기억장치 밴드폭, 프로세서, 기억장치 모듈 및 버스의 이용율, 버스 상호 충돌의 정도를 결정할 수 있었다. 따라서 시스템을 설RP할 때 시뮬레이션을 통하여 입력인수의 상호작용을 해석함으로써 시스템의 성능을 평가할 수 있게 된다.

  • PDF

분산제어시스템을 위한 타이머 제어형 통신망의 주기 및 실시간 비주기 데이터 전송 방식 (Tramsmission Method of Periodic and Aperiodic Real-Time Data on a Timer-Controlled Network for Distributed Control Systems)

  • 문홍주;박홍성
    • 제어로봇시스템학회논문지
    • /
    • 제6권7호
    • /
    • pp.602-610
    • /
    • 2000
  • In communication networks used in safety-critical systems such as control systems in nuclear power plants there exist three types of data traffic : urgent or asynchronous hard real-time data hard real-time periodic data and soft real-time periodic data. it is necessary to allocate a suitable bandwidth to each data traffic in order to meet their real-time constraints. This paper proposes a method to meet the real-time constraints for the three types of data traffic simultaneously under a timer-controlled token bus protocol or the IEEE 802.4 token bus protocol and verifies the validity of the presented method by an example. This paper derives the proper region of the high priority token hold time and the target token rotation time for each station within which the real-time constraints for the three types of data traffic are met, Since the scheduling of the data traffic may reduce the possibility of the abrupt increase of the network load this paper proposes a brief heuristic method to make a scheduling table to satisfy their real-time constraints.

  • PDF