• 제목/요약/키워드: Block code generation

검색결과 53건 처리시간 0.022초

IEC 61131-3 표준을 따른 PC용 소프트웨어 PLC의 개발 (Development of a Software PLC for PC Based on IEC 61131-3 Standard)

  • 이철수;정구;이제필;심주현
    • 한국공작기계학회논문집
    • /
    • 제11권1호
    • /
    • pp.61-69
    • /
    • 2002
  • This paper describes a converting algorithm between programmable languages of a software PLU. It is based on IEC 61131-3 standard and PC. The proposed control logic is designed by the software model and common element with data type, variables, POUs(program organization unit) and execution control unit commonly used within programmable languages of IEC 61131-3 Standard. The generation method of object file is proposed on five programmable language based on IEC 61131-3. It is represented as fo11ows; 1) the generation method using conversion algorithm from LD to IL with FBD(function block diagram), 2) the generation method using f code generation algorithm from SFC using the SFC execution sequence with FBD and ST(structured text). The proposed control logic generator was implemented by Visual C++ 6.0 and MFC on MS-windows NT 4.0.

PLC 기반 제어정보 모델링 방법론 (Control Level Process Modeling Methodology Based on PLC)

  • 고민석;곽종근;왕지남;박상철
    • 한국시뮬레이션학회논문지
    • /
    • 제18권4호
    • /
    • pp.67-79
    • /
    • 2009
  • 자동차 제조 기업은 생산되는 제품 수명 주기가 짧기 때문에, 공정계획 및 라인 변경이 빈번히 일어난다. 따라서 새로운 공정을 계획하는 경우보다 기존 공정계획을 바탕으로 라인의 설비를 재배치하거나, 제어정보를 수정하는 경우가 많다. 하지만 생산라인의 제어 정보를 기술하는 표준 방법론이 없기 때문에 기존 공정의 정보를 해석하고 수정하는데 많은 노력이 요구된다. 따라서 본 논문에서는 자동화 생산라인에서 일반적으로 사용할 수 있는 제어레벨 공정 모델링 방법론(SOS-Net)을 제안하고자 한다. 제안된 방법론은 실제 현장라인과 동일한 Low Level의 정보들을 체계적으로 표현함으로써 모델링 결과가 현업에 직접 사용될 수 있도록 고려하였다. 본 논문에서 제안하는 SOS-Net은 쉽게 작성할 수 있으며, 기존의 High Level 모델링 방법들이 갖는 한계점을 극복하고, 현업에서 사용할 수 있는 FB(Function Block) 제어 코드를 생성하는 것을 목적으로 한다.

3GPP 표준의 터보 복호기 하드웨어 설계에 관한 연구 (A Study on the hardware implementation of the 3GPP standard Turbo Decoder)

  • 김주민;정덕진
    • 한국통신학회논문지
    • /
    • 제28권3C호
    • /
    • pp.215-223
    • /
    • 2003
  • 차세대 이동 통신인 IMT2000에서는 3GPP 및 3GPP2규격 모두에서 터보코드가 채널 코딩기법으로서 길쌈부호와 함께 표준으로 채택되어 있으며 특히 3GPP규격에서는 제한길이 4인 1/3 터보코드가 채택되어 있다. 본 논문에서는 상기 터보 코드를 복호하기 위한 복호기의 구조를 제시하고, 3GPP 규격의 터보 코드를 복호할 수 있는 복호기를 설계하였다. 특히 효율적인 동작을 위하여 내부 SISO 복호기로서 레지스터교환방식을 적용하고 새로운 구조의 누적 메트릭 정규화 부를 포함한 SOVA복호기를 설계하였다. 개발 터보 복호기의 성능 예측을 위하여 MATLAB을 통하여 시뮬레이션하였으며, VHDL을 사용하여 파 모듈의 제어를 위한 제어블럭, 입력 제어 버퍼, SOVA 내부 복호기를 포함한 전체 터보 복호기를 설계하였다. 설계한 복호기는 Synopsys사의 FPGA express에서 합성하고, EPF200SRC240-3 FPGA에 이식하여 하드웨어적으로 동작을 검증하였다.

디스플레이 테스트를 위한 패턴 생성 회로 설계 (Design of Pattern Generation Circuit for Display Test)

  • 조경연
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2003년도 하계종합학술대회 논문집 II
    • /
    • pp.1149-1152
    • /
    • 2003
  • Now a days, many different kinds of display technologies such as Liquid Crystal Display (LCD), Organic Light Emitting Diode (OLED), and Liquid Crystal On Silicon (LCOS) are designed. And these display technologies will be used in many application products like High Definition Televisions (HDTVs) or mobile devices. In this paper, pattern generation circuit for display test is proposed. The proposed circuit will be embedded in the control circuit of display chip. Two differenct kinds of patterns is generated by the circuit. One is block pattern for color test, and the other is line pattern for pixel test. The shape of test pattern is determined by the values of registers in pattern generation circuit. The circuit is designed using Verilog HDL RTL code.

  • PDF

데이타 플로우 명세로부터 직렬화된 멀티태스킹 코드 생성 (Serialized Multitasking Code Generation from Dataflow Specification)

  • 권성남;하순회
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제35권9_10호
    • /
    • pp.429-440
    • /
    • 2008
  • 갈수록 복잡해지는 임베디드 시스템을 개발하는데 있어서 소프트웨어 개발의 중요성이 점차 커지고 있다. 대부분의 임베디드 응용 소프트웨어는 멀티 태스크로 구성되어 있는 병렬 소프트웨어이며, 기존의 순차적인 프로그래밍 언어만으로 개발하는 것보다는 알고리즘의 병렬성을 명세하기에 용이한 데이타플로우 모델로부터 소프트웨어를 생성하는 것이 유망하다. 생성된 멀티태스킹 코트를 수행하기 위해선 태스크들을 병렬적으로 수행해 주고 태스크간 동기화를 담당해 줄 운영체제의 도움이 필요하다. 그러나 운영체제를 사용하기 어려운 환경이나 설계 공간 탐색 과정에서 운영체제를 매번 다양한 하드웨어 플랫폼에 포팅하기 어려운 경우에는 운영체제 없이 멀티 태스크 응용을 수행할 수 있는 방법이 필요하다. 이것을 위해서 이 연구에서는 데이타 플로우 명세로부터 직렬화 된 멀티태스킹 코드를 생성하는 방법을 제안한다. 제안하는 방법에서 하나의 태스크는 데이타 플로우 모델로 명세되며, 하나의 C 코드로 생성된다. 코드 생성은 크게 두 단계로 이루어지는데, 먼저 태스크를 구성하는 블록들을 각각 함수 형태로 코드를 생성한 후에, 생성된 여러 태스크의 함수들을 모아서 직렬화 하여 호출하는 스케줄러를 만든다. 이 때에 스케줄러를 효율적으로 만들 수 있는 자료구조 및 정보를 제공하여 사용자가 수동으로 스케줄러를 만드는 것도 가능하도록 하였다. DivX예제를 통하여 제안하는 방법으로 생성한 코드가 효율적으로 올바르게 동작함을 보였다.

VHDL을 이용한 GSM 시스템의 A3 알고리즘 구현 (Implementation of A3 Algorithm for GSM System Using VHDL)

  • 엄세욱;김규철
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2000년도 추계종합학술대회 논문집(2)
    • /
    • pp.192-195
    • /
    • 2000
  • GSM(Global System for Mobile Communication) system which is being used in Europe is composed A3, A5 and A8 algorithms. In this paper we implement A3 algorithm using VHDL, and verify the design by simulation. The A3 algorithm is divided into 3 parts, the encryption part, in which F-function encrypts 64 bit block data;the key generation part, which produces 32 bit subkeys;the control part, which produces the control code.

  • PDF

신경회로망에 의한 공모된 멀티미디어 핑거프린트의 검출 (Detection of Colluded Multimedia Fingerprint by Neural Network)

  • 노진수;이강현
    • 전자공학회논문지CI
    • /
    • 제43권4호
    • /
    • pp.80-87
    • /
    • 2006
  • 최근 인터넷 응용 프로그램과 관련 기술의 발전에 따라 디지털 멀티미디어 콘텐츠의 보급과 사용이 쉬워지고 있다. 디지털 신호는 복제가 용이하고 복제된 신호는 원신호와 동일한 품질을 갖는다. 이러한 문제점을 해결하고 저작권 보호를 위해 멀티 미디어 핑거프린트가 연구되어지고 있다. 핑거프린팅 기법은 암호학적인 기법들을 이용하여 디지털 데이타를 불법적으로 재배포한 사용자를 찾아냄으로써 디지털 데이타의 저작권을 보호한다. 핑거프린팅 기법은 대칭적이나 비대칭적인 기법과 달리 사용자만이 핑거프린트가 삽입된 데이타를 알 수 있고 데이타가 재배포되기 전에는 사용자의 익명성이 보장되는 기법이다. 본 논문에서는 신경회로망에 의한 공모된 멀티미디어 핑거프린트의 검출 알고리즘을 제안한다. 제안된 알고리즘은 불법공모방지 코드 생성과 에러정정을 위한 신경회로망으로 구성되어 있다. BIBD(Balance Incomplete Block Design) 기반의 불법공모방지 코드는 평균화 선형 공모공격에 대해 100% 공모코드 검출이 이루어졌으며, 에러비트 정정을 위해 (n,k)코드를 사용한 홉필드 신경회로망은 2비트 이내의 에러비트를 정정할 수 있음을 확인하였다.

DEVELOPMENT OF A CORE THERMO-FLUID ANALYSIS CODE FOR PRISMATIC GAS COOLED REACTORS

  • Tak, Nam-Il;Lee, Sung Nam;Kim, Min-Hwan;Lim, Hong Sik;Noh, Jae Man
    • Nuclear Engineering and Technology
    • /
    • 제46권5호
    • /
    • pp.641-654
    • /
    • 2014
  • A new computer code, named CORONA (Core Reliable Optimization and thermo-fluid Network Analysis), was developed for the core thermo-fluid analysis of a prismatic gas cooled reactor. The CORONA code is targeted for whole-core thermo-fluid analysis of a prismatic gas cooled reactor, with fast computation and reasonable accuracy. In order to achieve this target, the development of CORONA focused on (1) an efficient numerical method, (2) efficient grid generation, and (3) parallel computation. The key idea for the efficient numerical method of CORONA is to solve a three-dimensional solid heat conduction equation combined with one-dimensional fluid flow network equations. The typical difficulties in generating computational grids for a whole core analysis were overcome by using a basic unit cell concept. A fast calculation was finally achieved by a block-wise parallel computation method. The objective of the present paper is to summarize the motivation and strategy, numerical approaches, verification and validation, parallel computation, and perspective of the CORONA code.

다중 사용자 CDMA 통신 시스템에서 MAP 알고리즘 기법을 사용한 인터리버 설계 (Design of Interleaver using the MAP Algorithm Scheme in the Multi-User CDMA Communication System)

  • 김동옥;오정균
    • 한국정보통신설비학회:학술대회논문집
    • /
    • 한국정보통신설비학회 2005년도 하계학술대회
    • /
    • pp.417-421
    • /
    • 2005
  • In the recent digital communication systems, the performance of Turbo Code using the error correction coding depends on the interleaver influencing the free distance determination and the recursive decoding algorithms that is executed in the turbo decoder. However, performance depends on the interleaver depth that needs many delays over the reception process. Moreover, turbo code has been known as the robust coding methods with the confidence over the fading channel. International Telecommunication Union(ITU) has recently adopted it as the standardization of the channel coding over the third generation mobile communications(IMT-2000). Therefore, in this paper, we proposed the interleaver that has the better performance than existing block interleaver, and modified turbo decoder that has the parallel concatenated structure using MAP algorithm. In the real-time voice and video service over third generation mobile communications, the performance of the proposed two methods was analyzed and compared with the existing methods by computer simulation in terms of reduced decoding delay using the variable decoding method over AWGN and fading channels for CDMA environments.

  • PDF

제어 시스템 설계를 위한 IEC 1131-3 기반의 제어 로직 생성기의 개발 (Development of a IEC 1131-3-Based Control Logic Generator for the Control System Design)

  • 정구;심주현;이제필;이철수
    • 한국공작기계학회:학술대회논문집
    • /
    • 한국공작기계학회 2001년도 춘계학술대회 논문집(한국공작기계학회)
    • /
    • pp.171-176
    • /
    • 2001
  • This paper describes the methodology of an IEC 1131-3-based control logic generator for the control system design and converting algorithm between programmable languages. The proposed control logic generator is generated based on the software model and common element with data type, variables, POUs(program organization unit) and execution control unit commonly used within programmable languages of IEC 1131-3 Standard. The generation method of object file was proposed on five programmable language based on IECI 131-3. The generation method of object file is represented as following; 1) the generation method using conversion algorithm from LD to IL with FBD(function block diagram), 2) the generation method using C code generation algorithm from SFC using the SFC execution sequence with FBD and ST(structured text). The proposed control logic generator was implemented by Visual C++ and MFC on MS-windows NT 4.0

  • PDF