• 정보보호학회논문지
• /
• 제30권3호
• /
• pp.349-356
• /
• 2020

GIFT는 CHES 2017에서 제안된 PRESENT-like 암호 알고리즘이며, 비트 슬라이스로 구현 가능한 S-box를 사용했다[1]. 선형연산으로는 Bit-permutation을 사용했기 때문에 하드웨어에서 효율적으로 구현할 수 있지만, 소프트웨어상의 비트 슬라이스 구현을 위해서는 특정 변환 과정을 거쳐야 하므로 큰 비용이 소요된다. 본 논문에서는 효율적인 비트 슬라이스 구현이 가능한 Bit-permutation과 그를 적용한 GIFT-64-variant를 제안한다. GIFT-64-variant는 차분, 선형 분석 관점에서 기존 GIFT보다 안전성이 향상되었다.

• 전기의세계
• /
• 제31권11호
• /
• pp.775-786
• /
• 1982

Bit-slice 마이크로프로세서의 구조를 설명하고, bit-slice시스템의 설계를 위해 필요한 마이크로 인스트럭숀의 구성과 pipelining 기법에 관해 토의한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1987년도 전기.전자공학 학술대회 논문집(II)
• /
• pp.1449-1453
• /
• 1987

A microprogrammable Bit Slice Sinal Processor for image processing is implemented. Processing speed is increased by the parallelism in horizontal microprogram using 120bits microcode, pipelined architecture, 2 bank memory switching that interfaces with the Host through DMA, a variable clock control, overflow checking H/W,look-up table method and cache memory. With this processor, a DCT algorithm which uses 2-D FFT is performed. The execution time for $512{\times}512{\times}8$ image is 12 sec when 16 bit operation is runned, and the recovered image has acceptable quality with MSE 0.276%.

• 정보학연구
• /
• 제3권1호
• /
• pp.61-72
• /
• 2000

본 논문에서는 RSA 공개키 암호시스템에서 암호의 안전성을 위하여 증가되는 암호키(key)의 비트 크기에 대응한 내부 연산기 설계를 효율적으로 할 수 있는 bit-slice형 모듈러 곱셈 알고리즘을 제안하였고, 제안된 알고리즘에 따른 모듈러 곱셈기를 FPGA칩을 이용하여 구현함으로써 제안된 알고리즘의 동작을 검증하였다. 제안된 bit-slice형 모듈러 곱셈 알고리즘은 Walter 알고리즘을 수정하여 도출하였으며, 구현된 모듈러 곱셈기는 bit-slice 구조로 되어 암호키(key)의 비트 확장에 대응한 모듈러 곱셈기의 오퍼랜드 비트 확장이 용이하며, 표준 하드웨어 기술언어(VHDL)로 모델링 하여 전용 하드웨어로 설계되는 RSA 공개키 암호 시스템의 구현에 응용될 수 있도록 하였다.

• 정보과학회지
• /
• 제4권2호
• /
• pp.29-33
• /
• 1986

• 과학과기술
• /
• 제11권9호통권112호
• /
• pp.36-40
• /
• 1978

• 전자공학회논문지S
• /
• 제35S권9호
• /
• pp.63-69
• /
• 1998

본 논문에서는 MPEG-2를 이용한 압축에서 이미 압축되어 있는 영상 시퀀스내의 하나 또는 여러개의 GOP (Group of Picture)를 새로운 GOP로 교체하는 편집응용에 필수적인 사용비트량의 정합을 위한 새로운 비트율 제어방법을 제안하였다. 이전영상의 양자화값을 영상전체에 동일하게 적용하여 목표비트에 근접할때까지 반복적으로 영상을 부호화하고 각 슬라이스의 사용비트량을 기록한다. 영상단위의 양자화값 변화로는 목표 비트를 더이상 맞추지 못하므로 기록된 비트량을 이용하여 목표비트에 가장 근접하도록 슬라이스별 양자화값을 조절한 후 최종적으로 각 매크로블럭의 활동도를 참고하여 매크로블럭의 양자화값을 결정하였다. 실제영상에 적용하였을 경우 MPEG-2 Test Model 5에 비해 유사한 PSNR을 보였고 목표비트에 대한 비트에러량은 각 영상당 대략 수 내지 수십비트 이내로 줄임으로써 제안알고리듬의 유효성을 보였다.

• 한국전자통신학회논문지
• /
• 제6권2호
• /
• pp.171-179
• /
• 2011

블록 암호는 Feistel 구조와 SPN 구조로 나눌 수 있다. Feistel 구조는 암호 및 복호 알고리즘이 같은 구조이고, SPN 구조는 암호 및 복호 알고리즘이 다르다. SPN 구조에서의 암호 및 복호 라운드 함수는 키 합산층과 S-박스에 의하여 혼돈을 수행하는 치환층 및 확산층의 세 단계로 구성된다. AES, ARIA 등 많은 SPN 구조에서 8 비트 S-박스를 사용하므로 Square 공격, 부메랑 공격, 불능 차분 공격 등이 유효하다. 본 논문에서는 암호와 복호 과정이 동일한 SPN 구조 블록 암호 알고리즘을 제안한다. SPN 구조 전체를 짝수인 N 라운드로 구성하고 1 라운드부터 N/2 라운드까지는 정함수를 적용하고, (N/2)+1 라운드부터 N 라운드까지는 역함수를 적용한다. 또한 정함수단과 역함수단 사이에 대칭 블록을 구성하는 대칭단을 삽입한다. 대칭단은 간단한 비트 슬라이스 대합 S-박스로 구성한다. 비트 슬라이스 대합 S-박스는 Square 공격, 부메랑 공격, 불능 차분 공격 등의 공격을 어렵게 한다. 본 논문에서 제안한 SPN 블록 암호는 제한적 하드웨어 및 소프트웨어 환경인 스마트카드와 전자칩이 내장된 태그와 같은 RFID 환경에서 안전하고 효율적인 암호 시스템을 구성할 수 있다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1987년도 전기.전자공학 학술대회 논문집(II)
• /
• pp.1569-1572
• /
• 1987

The major objective of this paper is the design of control unit based on the bit slice technique. The branch control unit is device that provides 16-way branch when used in conjuction with the Microprogram Sequencer. The Next address control unit is designed specifically for next address control of the Microprogram Sequencer.

• 대한의용생체공학회:의공학회지
• /
• 제6권2호
• /
• pp.15-22
• /
• 1985

We have developed a microprogramir!able signal processor for real-time ultrasonic signal processing. Processing speed was increased by the parallelism in horizontal microprogram using 104bits microcode and the Pipelined architecture. Control unit of the signal processor was designed by microprogrammed architec- ture and writable control store (WCS) which was interfaced with host computer, APPLE- ll . This enables the processor to develop and simulate various digital signal processing algorithms. The performance of the processor was evaluated by the Fast Fourier Transform (FFT) program. The execution time to perform 16 bit 1024 points complex FF7, radix-2 DIT algorithm, was about 175 msec with IMHz master Clock. We can use this processor to Bevelop more efficient signal processing algorithms on the biological signal processing.