• 융합정보논문지
• /
• 제11권8호
• /
• pp.1-7
• /
• 2021

본 논문에서는 병렬 인터페이스형 디지털/아날로그 변환회로에 외부 소자를 추가해 1개 비트를 확장하는 방법을 제시했다. 이를 위해 디지털/아날로그 변환회로의 원리를 살펴보고 개별 소자를 추가해 1개 비트를 확장하는 경우에 발생되는 문제점을 분석했으며, 연산증폭기 회로를 이용한 디지털/아날로그 소자의 비트 확장 방법을 제시했다. 제시한 방법은 연산증폭기의 고정밀도 특성을 이용함에 따라 소자에 오차가 발생하더라도 출력파형의 전체적인 크기에만 영향을 미치고 각 비트 사이에서 발생하는 전압역전 현상은 발생하지 않는 특징을 지닌다. 제시한 방법의 효과를 확인하기 위해 실험회로를 구성해 출력의 절대전압 측정과 상대적 오차 측정을 실시한 결과 0.0756%의 전압오차가 나타남으로서 개별소자 추가에 의해 1개 비트 확장 시 요건인 0.195%를 충분히 충족함을 확인했다.

• 한국멀티미디어학회논문지
• /
• 제14권5호
• /
• pp.650-657
• /
• 2011

본 논문은 매크로 블록 레벨에서 인간의 시각적인 특성을 고려한 새로운 H.264 스케일러블 확장을 위한 비트 할당 알고리즘을 제안한다. 제안된 알고리즘은 2 단계로 구성된다. 우선, 인간의 시각적인 특성에 기초한 관심영역을 중심으로, 각 매크로 블록에 대한 공간 주파수(spatial frequency)의 분석을 위한 시각적 가중치 모델을 제안한다. 두 번째 단계에서는, 제안된 모텔을 기초로 각각의 화질 계층에 존재하는 관심영역의 크기를 조절하여 주어진 비트 량에서, 최적의 비디오 화질을 얻기 위한 비트 할당 알고리즘을 제안한다. 실험을 통하여 제안된 알고리즘은 주관적 및 객관적 화질 평가에서 기존의 알고리즘보다 향상된 결과를 보여주었다.

• 전자공학회논문지SC
• /
• 제40권6호
• /
• pp.48-57
• /
• 2003

본 논문에서는 가산기 기반 분산연산방식(Adder-Based DA)과 bit-serial방식을 적용한 8×l ID-IDCT프로세서를 제안하였다. 하드웨어 소모를 줄이기 위해 bit-serial 방식을 적용하고 동작 속도의 향상을 위해 분산연산 방식을 적용한다. 또한 계수식의 변환을 통해 하드웨어 구현의 규칙성과 크기를 줄일 수 있으며 동작 클럭수를 줄이기 위해 부호 확장 처리 방식을 제안한다. 합성결과 게이트 수는 총 17,504개가 사용되었고 이중에서 부호 확장처리단은 전체 구조에서 20.6%를 사용하게 된다. 짝수, 홀수 부분에서는 기존의 계수표현에서 non-zero 비트가 130개가되지만, 제안한 방식을 적용한 짝수와 홀수 부분에서의 non-zero 비트는 각각 28개와 32개로 54% 줄일 수 있었다. 또한 부호 확장 처리단의 제안함으로써 처리율은 2배가 향상되었고 설계한 IDCT 프로세서는 100㎒에서 50Mpixels/s의 처리율을 나타내었다.

• 방송공학회논문지
• /
• 제18권5호
• /
• pp.730-737
• /
• 2013

본 논문은 정합 오차 기준을 확장한 제한된 1비트 변환 (Constrained One-Bit Transform : C1BT) 기반의 움직임 예측 알고리즘을 제안하였다. 제한된 1비트 변환 기반의 움직임 예측 알고리즘에서는 정합 오차 기준으로 기존의 움직임 예측 방법인 전역 탐색 알고리즘 (Full Search Algorithm: FSA)에서 사용되는 SAD (Sum of Absolute Differences) 대신 NNMP (Number of Non-Matching Points)를 사용하여 하드웨어 구현을 용이하게 하고 연산량을 크게 줄였으나 움직임 예측의 정확도를 감소시켰다. 이 점을 개선하고자 이 논문에서는 제한된 1비트 변환의 정합 오차 기준을 확장하여 움직임 예측의 정확도를 높이는 알고리즘을 제안하였고 이는 기존의 알고리즘과 비교한 결과 PSNR (Peak Signal to Nosie Ratio) 측면에서 더 우수한 성능을 보였다.

• 한국정보통신학회논문지
• /
• 제21권4호
• /
• pp.724-730
• /
• 2017

항공우주분야 시스템의 네트워크 구현을 위해 고안된 스페이스와이어에는 네트워크의 시각 동기화를 위한 타임코드가 정의되어있다. 스페이스와이어 네트워크에서 타임코드가 링크를 통과할 때마다 14[bit-period]의 전송 지연과 최대값이 10[bit-period]인 전송 지터가 발생하며 이것은 시각 동기화 오차의 주요 원인이다. 본 논문은 스페이스와이어 표준에 정의되어 있는 타임코드를 확장하여 시각 동기화 성능을 개선하는 방법을 제안한다. 타임 마스터와 시각 동기화를 수행하는 노드들은 확장된 타임코드들을 이용하여 시각 정보가 전송되는 과정에서 발생한 전송 지연과 지터를 파악하고 이를 이용하여 시각 동기화 보정을 수행할 수 있다. 제안된 방법의 효과는 OMNeT++ 기반의 스페이스와이어 네트워크 시뮬레이션 환경을 이용하여 분석되었으며 그 결과 수 [bit-period] 이내의 오차로 시각 동기화가 가능하다는 것이 확인되었다. 제안된 방법은 소규모 스페이스와이어 네트워크 시스템에 적합하며 이전 연구 결과들에 비해 구현에 따른 비용 대비 매우 효과적인 성능 향상을 얻을 수 있다.

• 한국IT서비스학회지
• /
• 제12권1호
• /
• pp.1-14
• /
• 2013

The government has implemented operating the bus information terminal (hereinafter, 'BIT') to use by building it at a major bus station to solve the problem of traffic congestion. Busan Metropolitan City has been continuously expanding the installation of 'BIT' since 2003. However, there are few research on the factor to use and satisfaction survey on 'BIT' from the perspective of the users. This study, in an effort to inquire into the 'BIT' utilization factor and its vitalization plan, conducted a face to face survey of 172 citizens who had the experience in the 'BIT'. The result of the data analysis showed that usability, convenience, and availability were the critical factors for a BIT use. In addition, the general intention to use 'BIT' was found to be very high as much as 90.7%. The contributions of this study are as follows. The academic contributions is that it proved the relationship between usability, convenience and the intention to use suggested by the information technology acceptance model is supported even in case of 'BIT.' For the practitioners this study provides ground data for a local government to make a plan of a BIT extension.

• 센서학회지
• /
• 제24권2호
• /
• pp.124-130
• /
• 2015

This paper presents a high performance HIGHT processor that can be applicable for CCM mode. In fact, HIGHT algorithm is a 64-bit block cipher. However, the proposed HIGHT extends the basic block length to 128-bit. The proposed HIGHT is operated as 128-bit block cipher and it can treat 128-bit block at once. Thus, it can be applicable for the various WSN applications that need fast and ultralight 128-bit block cipher, in particular, to be operated in CCM mode. In addition, the proposed HIGHT processor shares the common logics such as 128-bit key scheduler and control logics during encryption and decryption to reduce the area overhead caused by the extension of data block length. From the simulation results, the circuit area and power consumption of the proposed HIGHT are increases as 40% and 64% compared to the conventional 64-bit counterpart. However, the throughput of the proposed HIGHT can be up to two times as fast. Consequently, the proposed HIGHT is useful for USN and handheld devices based on battery as well as RFID tag the size of circuit is less than 5,000 gates.

• 조명전기설비학회논문지
• /
• 제22권11호
• /
• pp.9-14
• /
• 2008

This paper presents the performance analysis of 10[Gb/s] optical duobinary transmitters with the non-ideal Mach-Zehnder modulator which does not have exactly 50/50 splitting/combining ratios by computer simulations. For driving voltage ratios(=driving voltage/switching voltage) with smaller than 100[%], the transmission performance has been greatly affected by extension of LPF bandwidths. Nevertheless, the performance has been degraded when the driving voltage ratio is 100[%]. The smaller driving voltage ratios has, the more sensitivity improves by extension of LPF bandwidths under the asymmetry condition. But the driving voltage ratio with 80[%] has better bit error rate(BER) than those with 50[%] and 25[%].

• 정보보호학회논문지
• /
• 제31권3호
• /
• pp.309-322
• /
• 2021

본 연구에서는 저성능 IoT 디바이스에서의 고속 암호화 연산을 지원하기 위해 블록암호 알고리즘 ARIA의 RISC-V 프로세서상에서의 고속 연산을 위한 확장 명령어 셋을 추가한다. 하드웨어상에서의 효율적인 구조로 ARIA 알고리즘을 구현하여 32bit 프로세서에서 동작하기 때문에 효과적인 확장 명령어 셋을 구현한다. 기존의 소프트웨어 암호화 연산과 비교하여 유의미한 성능 향상을 보인다.

• 전자공학회논문지B
• /
• 제33B권8호
• /
• pp.15-21
• /
• 1996

This paper describes data placement schemes that provide uniform and balanced to multiple disks load for retrievals of VBR (variable bit rate) video at varying retrieval speeds. To support maximum concurent users at arbitrary-speed playbacks in a disk-arry based system, the hot spot disks should be carefully avoided. In this paper, we extend the proposed scheme, prime round-robin(PRR), for VBR video. In addition, we have compared the performance of PRR and PRR (PRR extension).