• Title/Summary/Keyword: Binary CDMA

검색결과 109건 처리시간 0.03초

다중 접속 효율 향상을 위한 Complex Spreading CDMA 시스템 설계와 성능 평가 (Design and Performance Evaluation of Complex Spreading CDMA Systems for Improving Multiple Access Efficiency)

  • 안창영;유흥균
    • 한국통신학회논문지
    • /
    • 제41권11호
    • /
    • pp.1349-1355
    • /
    • 2016
  • 5G 이동통신 예상 시나리오 중 하나로, 저 용량 전송을 하는 수많은 모바일 단말 및 센서 들이 급증할 것으로 예상하고 있다. 이러한 저 용량, 초 다수 기기들을 지원하기 위해서 저 복잡도를 갖는 단일 반송파 시스템이 고려될 수 있다. 이러한 조건을 만족시키기 위해, 본 논문에서는 단일 반송파 기반의 기존 CDMA(Code Division Multiple Access) 시스템 보다 2배의 유저를 수용할 수 있는 복소수 스프레딩을 사용하는 CDMA 시스템을 제안한다. 본 논문에서 제안하는 시스템은 Multi-level BPSK(Binary Phase Shift Keying) 변조를 사용한다. 제안하는 시스템은 실수와 허수로 구성된 칩 코드를 이용하여 전송하고자 하는 심볼을 스프레딩 한다. 시뮬레이션의 결과로 기존 CDMA 시스템에 비하여 BER(Bit Error Rate) 성능이 약 3dB 열화되나, 기존의 CDMA 시스템 대비 2배의 유저를 수용할 수 있어서 다중접속 효율 향상을 확인하였다.

고속 무선 데이터전송을 위한 바이너리 CDMA 데이터 버퍼 시스템 (System of Binary CDMA memory structure for high data rate communication)

  • 임용석;조진웅
    • 한국산학기술학회:학술대회논문집
    • /
    • 한국산학기술학회 2011년도 추계학술논문집 2부
    • /
    • pp.668-670
    • /
    • 2011
  • 본 논문에서는 고속 무선 데이터 전송을 위하여 멀티버스 구조 및 유연적인 데이터 버퍼시스템을 갖는 향상된 바이너리 CDMA에 시스템 설계에 관한 것이다. 개선된 바이너리 CDMA 시스템 구조는 제한된 리소스에서 시스템 버스의 Latency를 최대한 줄이고 고속 무선 데이터 전송을 위하여 버퍼접근구조를 변경하여 데이터 throughput을 향상하였다.

  • PDF

연속직교 상관특성을 갖는 아진 코드 기반의 구내용 PLC에 관한 연구 (A Study of Interference-Free Home PLC based on the Binary ZCD Code)

  • 차재상;김성권
    • 조명전기설비학회논문지
    • /
    • 제20권2호
    • /
    • pp.38-44
    • /
    • 2006
  • 고본 논문에서는, 구내용 전력선통신 시스템(PLC; Power Line Communication)으로서 연속직교 상관특성을 갖는 이진 코드를 이용한 CDMA(Code Division Multiple Access)시스템 기반의 전력선통신 시스템을 제시하였다. 연속직교 상관특성을 갖는 이진 코드는 주기가 N=4로부터 2의 배수로 계속 확장이 가능하기 때문에 코드발생기의 구현이 용이함과 동시에 ZCD(Zero Correlation Duration)특성을 가짐으로 인해서, 구내용 전력선통신에서 에코특성에 의한 다중경로 및 다중접속으로 인한 간섭문제를 확산코딩기법을 이용하여 근원적으로 해결해주는 역할을 한다. 본 논문에서는 제안한 연속직교 상관특성을 갖는 이진 코드기반의 구내용 전력선통신의 간섭완화 성능을 확인하기 위하여, 임펄스잡음 환경 및 에코특성에 의한 MPI(Multi Path Interference)와 MAI(Multiple Access Interference)와 같은 다양한 간섭환경 하에서의 BER(Bit Error Rate)특성을 정량적으로 분석하고, 모의실험을 통해 제안시스템의 간섭완화 능력을 입증하였다.

Binary CDMA 기술을 이용한 저속 데이터 전송시스템 구현방안에 관한 연구 (A Study on the Implementation of Low-speed Data Transmission System using Binary CDMA Technology)

  • 김용성;이현석;조진웅
    • 한국산학기술학회:학술대회논문집
    • /
    • 한국산학기술학회 2011년도 추계학술논문집 2부
    • /
    • pp.577-580
    • /
    • 2011
  • 본 논문은 국내 순수 원천기술인 바이너리 CDMA 기술에 대하여 살펴보고, 이 기술이 적용된 Koinonia 시스템을 분석한다. 그리고 기존 고속의 Koinonia 시스템을 변경하여 동시에 운용할 수 있는 채널수를 최대화 하고 저속 데이터 전송시스템에 적용할 수 있는 기술을 제안한다. 또한 제안된 방법대로 테스트 베드를 구축하여 시험 및 검증함으로써 제안된 다채널 저속의 Koinonia 시스템을 다양한 산업응용분야에 적용시키고자 한다.

  • PDF

W-CDMA 시스템을 위한 프레임 동기 단어 발생에 관한 연구 (A Study on the Generation of Frame Synchronization Words for W-CDMA System)

  • 송영준
    • 한국전자파학회논문지
    • /
    • 제15권5호
    • /
    • pp.451-460
    • /
    • 2004
  • W-CDMA 시스템의 파일럿 비트 패턴은 채널 측정 및 프레임 동기 확인에 사용된다. 본 논문은 이러한 파일럿 패턴의 프레임 동기용 이원부호를 제안한다. 프레임 동기 단어라고 불리는 이러한 이원부호의 자기 상관 및 상호 상관 특성을 이용하여 이상적인 프레임 동기 특성을 구할 수 있는 회로를 제안한다. W-CDMA시스템에서는 두 개의 수신 단말기를 갖지 않고도, 다른 주파수의 측정을 가능하게 하기 위한 압축모드(compressed mode)를 두고 있다. 이 모드에서는 10 msec의 한 프레임 시간 동안에 7 슬랏까지 전송이 중단될 수 있는데, 이러한 경우에 제안된 프레임 동기용 이원부호의 우선 쌍 간의 보완 매핑(complementary mapping) 관계를 이용하면, 이상적인 프레임 동기 특성을 유지 할 수 있음을 보인다. 그리고 우선 쌍 개념, 보완 매핑(complementary mapping) 관계, 최대장부호(maximal length sequence) 개념을 이용하여 제안된 프레임 동기 단어를 생성하는 회로에 관하여 논한다.

전력선 및 LED 조명을 이용한 홈네트워킹 시스템 (Home Networking System Employing Power Line and LED Lighting)

  • 단승록;노진영;이승우;최경묵;주민철;박영일
    • 한국통신학회논문지
    • /
    • 제38C권8호
    • /
    • pp.700-705
    • /
    • 2013
  • LED 조명을 홈네트워킹에 적용하기 위해서는 홈게이트웨이와 LED 조명 사이에서 신호를 전송하는 전력선통신이 필요하며, 양방향 전송을 위한 적절한 통신방식이 요구된다. 또한 한 개의 LED 조명을 이용해서 여러 가입자를 서비스하기 위해서는 LED의 특성에 맞는 적절한 다중화방식이 요구된다. 본 논문에서는 전력선통신과 가시광통신을 결합함으로써 빌딩 내부 넓은 범위를 서비스할 수 있는 홈네트워킹 시스템을 제안하고 테스트베드를 이용하여 성능을 시험하였다. 이때 가시광통신의 다중화에는 LED 비선형성을 극복하기에 적절한 Binary CDMA 방식을 이용하였으며, 역방향 전송에는 적외선을 이용하였다.

Binary CDMA를 위한 고속 코릴레이터 설계 (Design of High-Speed Correlator for a Binary CDMA)

  • 구군서;정우경;문장식;류승문;이용석
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2003년도 하계종합학술대회 논문집 II
    • /
    • pp.787-790
    • /
    • 2003
  • This paper describes a high speed correlator that can acquire synchronization quickly. The existing addition algorithm is a binary adder tree architecture that will result in extremely slow speed of operation due to many levels of logic required for computation of correlation[2][3]. This paper suggests the new various architectures, which are systolic array architecture, simple pipeline architecture and block systolic array architecture[4][5]. The acquisition performance of the proposed architectures is analyzed and compared with the existing architecture. The comparison results show that the systolic array architecture and the block systolic array architecture reduce the timing delay up to 73% and 31%, respectively. And the results show that the simple pipeline architecture reduces the timing delay up to 53%..

  • PDF

MC-CDMA 시스템을 위한 FFT 기반의 디지털 구현 알고리즘 개선 (An Improvement on FFT-Based Digital Implementation Algorithm for MC-CDMA Systems)

  • 김만제;나성주;신요안
    • 한국통신학회논문지
    • /
    • 제24권7A호
    • /
    • pp.1005-1015
    • /
    • 1999
  • 본 논문에서는 BPSK (binary shift keying) 방식을 사용하고 IFFT (inverse fast Fourier transform)와 FFT를 이용하여 기저 대역 변조기 및 복조기를 디지털로 구현한 MC-CDMA (multi carrier-code division multiple access) 시스템과 동일한 비트오율 (bit error rate) 성능을 갖고, 계산량과 대역폭을 줄이는 IFFT/FFT 기반의 새로운 디지털 구현 알고리즘 및 제안된 알고리즘에 적용되는 등화기 구조를 제안한다. 제안된 방법은 2개의 N/2-point 실수신호를 N/2-point IFFT와 FFT를 이용하여 동시에 변환하고 다시 복원할 수 있는 변형된 FFT 알고리즘에 기반을 두고 있다. 제안된 방법의 성능은 부가성 백색 가우시안 잡음 채널과 주파수 선택적 페이딩 채널 하에서 equal gain combiner와 maximal ratio combiner 등화기에 의한 다이버시티를 이용하여 수신했을 경우에 대한 모의실험을 통해 확인하였다.

  • PDF