• 한국정보처리학회논문지
• /
• 제7권1호
• /
• pp.306-312
• /
• 2000

본 논문에서는 소형 RS(Reed-Solomon) 디코우더의 효율적인 하드웨어 아키텍처를 제안하였다. 전체 아키텍쳐는 3단 파이프라인 구조를 택하였으며, 디코우딩 연산시, 에러위치다항식은 BMA(Berlekamp-Massey algortihm)에 의한 fast-iteration 방식으로 구하였으며, 계산의 복잡성이 요구도는 신드롬연산 부분은 ROM 테이블을 이용해서 병렬로 수행하고, 에러위치 다항식을 근을 구하는 부분은 Chein search 알고리즘을 응용한 방법을 ROM을 채택하여 계산하였다. 제안된 디코우더로 3심볼 랜덤에러정정을 수행하며, 시스템클록 25MHz를 사용하여 124Mbps의 디코우딩 데이터율을 가짐을 확인할 수 있었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제10권3호
• /
• pp.193-202
• /
• 2010

This paper presents a high-speed low-complexity pipelined Reed-Solomon (RS) (255,239) decoder using pipelined reformulated inversionless Berlekamp-Massey (pRiBM) algorithm and its folded version (PF-RiBM). Also, this paper offers efficient pipelining and folding technique of the RS decoders. This architecture uses pipelined Galois-Field (GF) multipliers in the syndrome computation block, key equation solver (KES) block, Forney block, Chien search block and error correction block to enhance the clock frequency. A high-speed pipelined RS decoder based on the pRiBM algorithm and its folded version have been designed and implemented with 90-nm CMOS technology in a supply voltage of 1.1 V. The proposed RS(255,239) decoder operates at a clock frequency of 700 MHz using the pRiBM architecture and also operates at a clock frequency of 750 MHz using the PF-RiBM, respectively. The proposed architectures feature high clock frequency and low-complexity.

• 통합자연과학논문집
• /
• 제1권2호
• /
• pp.149-159
• /
• 2008

We develop two algorithms that nd a minimal polynomial of a finite sequence. One uses Euclid's algorithm, and the other is in essence a minimal polynomial version of the Berlekamp-Massey algorithm. They are formulated naturally and proved algebraically using polynomial arithmetic. They connects up seamlessly with decoding procedure of alternant codes.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 하계학술대회 논문집 G
• /
• pp.3212-3214
• /
• 1999

RS(Reed-Solomon)부호는 오류 정정을 위한 채널 코딩기법중의 하나로 특히 연집 오류에 대해 강한 특성을 갖고 있으며, CD-P(Compact Disc Player), DAT(Digital Audio Tape). VTR, DVD(Digital Video Disc), 디지탈 TV 디코더등에서 사용되고 있다. 본 논문은 Galois Field, GF[$2^8$]상에서 (204. 188. 8)의 규격을 갖는 디지탈 TV용 RS 복호기의 구현에 관한 연구로 8개의 심볼 오류까지 정정 가능하다. 오증 계산은 16개의 오증 계산셀로 구성되어 지며, 오류 위치 다항식을 계산하는데 있어서는 Berlekamp-Massey 알고리즘을 사용한다. VHDL로 설계되어 Synopsys를 이용하여 검증 및 합성하였다.

• 대한전자공학회논문지
• /
• 제26권2호
• /
• pp.10-17
• /
• 1989

Reed-Solomon(RS) 부호의 복호에서 오류위치다항식을 구하기 위한 알고리듬 중 Peterson에 의해 제안되고 Gorenstein과 Zierler가 개선한 알고리듬은 오류정정능력 t가 비교적 작을 경우 BerlekampMassey의 반복 알고리듬, Euclid 알고리듬을 이용한 복호, 변환영역에서의 복호보다 오류위치다항식의 계산이 간단하고 장치화에 이점이 있다. 본 논문에서는 Peterson-Gorenstein-Zieler의 알고리듬 RS부호의 부호화와 복호과정을 체계적으로 연구, 분석하고 실제로 통신 시스템에 응용할 수 있도록 유한체 GF($2^5$)의 심볼로 이루어지는 2중 오류정정(31,27)RS 부호의 부호기와 복호기를 설계하여 TTL IC로 장치화 하였다.

• 전자공학회논문지C
• /
• 제36C권1호
• /
• pp.34-40
• /
• 1999

Reed-Solomon(RS) 부호는 CD-ROM, HDTV, ATM 그리고 디지털 VCR 등 여러 분야에서 연집(burst) 오류를 정정하기 위해 적용되어 왔다. RS 부호를 복호하기 위해서는 Berlekamp-Massey 알고리즘, 유클리드 알고리즘 그리고 수정 유클리드 알고리즘(MEA)이 개발되었다. 최근에는 이들 중에서도 MEA가 가장 자주 사용되었다. 본 논문은 부호의 복호에 사용되는 MEA을 위한 효율적인 반복 셀 구조를 제안한다. 제안된 구조의 두 가지 주된 특징은 다음과 같다. 첫째, MEA의 수행에 있어 기존의 방법[1] 보다 약 25% 적은 수의 클럭 사이클을 이용한다. 둘째, MEA 수행에 소비되는 클럭 사이클의 수가 부호의 길이 n보다 큰 경우 MEA 셀의 개수를 줄일 수 있었으며, 수신된 워드를 위한 버퍼 요구량 또한 줄일 수 있었다. 예로써 (128,124) RS 부호에 대한 MEA 회로가 VHDL을 통하여 기술되고 검증된다.

• 전자공학회논문지B
• /
• 제28B권10호
• /
• pp.799-806
• /
• 1991

Utilizing dual basis, normal basis, and subfield representation, three different finite field multipliers are presented in this paper. First, we propose an extended dual basis multiplier based on Berlekamp's bit-serial multiplication algorithm. Second, a detailed explanation and design of the Massey-Omura multiplier based on a normal basis representation is described. Third, the multiplication algorithm over GF(($2^{n}$) utilizing subfield is proposed. Especially, three different multipliers are designed over the finite field GF(($2^{4}$) and the complexity of each multiplier is compared with that of others. As a result of comparison, we recognize that the extendd dual basis multiplier requires the smallest number of gates, whereas the subfield multiplier, due to its regularity, simplicity, and modularlity, is easier to implement than the others with respect to higher($m{\ge}8$) order and m/2 subfield order.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1988년도 한국자동제어학술회의논문집(국제학술편); 한국전력공사연수원, 서울; 21-22 Oct. 1988
• /
• pp.934-938
• /
• 1988

In this paper we present a method of determining the unknown degree of any 2D discrete linear shift-invariant system which is characterized only by the coefficients of the double power series of a transfer function, i.e. a 2D impulse response array. Our method is based on a 2D extension of Berlekamp-Massey algorithm for synthesis of linear feedback shift registers, and it gives a novel approach to identification and approximation of 2D linear systems, which can be distinguished in its simplicity and potential of applicability from the other 2D Levinson-type algorithms. Furthermore, we can solve problems of 2D Pade approximation and 2D system reduction on a reasonable assumption in the context of 2D linear systems theory.

• 한국통신학회논문지
• /
• 제14권3호
• /
• pp.216-226
• /
• 1989

本 論文에서는 誤謬訂正符號로 사용하는 2重符號의 復號方式을 기술하였다. 2중부호화 방식은 두 종류의 同符號 또는 단순한 부호를 사용하여 構成한다. 이 부호는 정정능력이 높고 복호방식이 간단하다. 本 論文에서는 $C_1$(32, 28, 5), $C_2$(32, 26, 7) Reed-Solomon부호를 2중부호화시켜 주파수 영역에서 오류정정 과정을 컴퓨터로 模寫하였다. 復號 알고리즘을 주파수 영역에서 실현하는 과정에서 제안된 방법이 최근 개발되고 있는 디지털 신호처리 기술에 적용할 수 있음을 증명하였다.

• 대한전자공학회논문지
• /
• 제26권7호
• /
• pp.90-97
• /
• 1989

본 논문에서는 최소거리 5를 갖는 C1(32, 28) 및 최소거리 7를 갖는 C2(32, 26) 의 RS부호를 사용하여 2중부호를 구성하고 본부호의 오류정정 알고리듬을 R-DAT를 모델로하여 컴퓨터 시뮬레이션 및 오류정정 능력의 평가를 행한 결과 심볼당 오류률이 0.05 정도로 감소되었다. 복호알고리듬을 주파수 영역에서 실현하는 과정에 제안된 방법이 최근 개발되고 있는 디지탈 신호처리 기술에 적용할 수 있음을 입증하였다.