• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2002년도 춘계 기술심포지움 논문집
• /
• pp.138-141
• /
• 2002

There are continuous efforts in the electronics industry to a reduced electronic package size. Reducing the size of electronic packages can be achieved by a variety of means, and for ball grid array(BGA) packages an effective method is to decrease the pitch between the individual balls. Chip scale package(CSP) and BGA are now one of the major package types. However, a reduced package size has the negative effect of reducing board-level reliability. The reliability concern is for the different thermal expansion rates of the two-substrate materials and how that coefficient CTE mismatch creates added stress to the BGA solder joint when thermal cycled. The point of thermal fatigue in a solder joint is an important factor of BGA packages and knowing at how many thermal cycles can be ran before failure in the solder BGA joint is a must for designing a reliable BGA package. Reliability of the package was one of main issues and underfill was required to improve board-level reliability. By filling between die and substrate, the underfill could enhance the reliability of the device. The effect of underfill on various thermomechanical reliability issues in $\mu$BGA packages is studied in this paper.

• 한국통신학회논문지
• /
• 제31권12C호
• /
• pp.1157-1164
• /
• 2006

본 논문에서는 마이크로 BGA의 패키지와 볼의 정확한 위치와 사이즈를 측정하기 위한 방법을 제안하였다. 정확하게 BGA의 결함을 찾아내기 위해, 패키지와 볼의 위치를 찾아내는데 중점을 두었다. 라벨링한 후, 특징 파라미터를 이용하여 패키지와 볼 성분만을 검출하였다. 패키지 부분을 검출한 후, 패키지에 대한 정보를 입력 파라미터로 사용하여 사각형 모델로 패키지의 사이즈를 측정하였다. 또한 볼 부분을 검출한 후, 볼 부분에 대한 정보를 입력 파라미터로 사용하여 원형 모델로 볼의 위치와 지름을 측정하였다. 실제 길이를 측정하기 위하여 landmark에 근거한 calibration을 수행하였으며 SEM으로 볼을 측정한 데이터를 기준으로 측정치와 비교하였다. 위의 실험으로부터 제안 기법에 의한 볼의 반지름 측정값의 정확도가 평균 94%가 되는 사실을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제38권4호
• /
• pp.243-250
• /
• 2001

본 논문에서는 μspring 패키지의 구조와 제조공정을 소개하고, 전기적 특성을 μBGA와 비교 분석한 결과를 제시하였다. μBGA에서와 같이 μSpring 패키지의 연결선 인덕턴스 값은 기존의 TSOP 패키지의 반 이하로서 월등한 고속 신호 전달 특성을 제공하게 된다. 또한 μSpring CSP 패키지의 경우 가장 열악한 substrate trace를 가진 핀에서도 2.9nH로 평가되어, Rambus DRAM module의 인덕턴스 규격 상한 값 4nH에 비하여, 약 25% 정도의 margin을 제공한다. μSpring CSP패키지는 μBGA의 약 50%의 제조 비용으로서 μBGA가 만족시키지 못하는 JEDEC Level 1 규격을 충족시킬 뿐만 아니라, thermal cycle 1000회를 통과하는 높은 신뢰성을 제공하여 강력한 경쟁력을 가진다.

• 대한전자공학회논문지SD
• /
• 제37권1호
• /
• pp.8-18
• /
• 2000

본 논문은 RF 호로 모듈을 구현하기 위한 방법으로서 BGA(Ball Grid Array) 패키지 구조를 제시하고 그 전기적 변수를 추출하였다. RF 소자의 동작 주파수가 높아지면서 RF 회로를 구성하는 패키지의 전지적 기생 성분들은 무시할 수 없을 정도로 동작회로에 영향을 끼친다. 또한 소형화 이동성을 요구하는 무선 통신 시스템은 그 전기적 특성을 만족시킬 수 있도록 새로운 RF 회로 모듈 구조를 요구한다. RF 회로 모듈 BGA 패키지 구조는 회로 동작의 고속화, 소형화, 짧은 회로 배선 길이, 아날로그와 디지탈 혼성 회로에서 흔히 발생하는 전기적 기생 성분에 의한 잡음 개선등 기존의 구조에 비해 많은 장점을 제공한다. 부품 실장 공정 과정에서도 BGA 패키지 구조는 드릴링을 이용한 구멍 관통 홀 제작이 아닌 순수한 표면 실장 공정만으로 제작될 수 있는 장점을 제시한다. 본 실험은 224MHz에서 동작하는 ITS(Intelligent Transportation System) RF 모튤을 BGA 패키지 구조로 설계 제작하였으며, HP5475A TDR(Time Domain Reflectometry) 장비를 이용하여 3${\times}$3 입${\cdot}$출력단자 구조을 갖는 RF 모튤 BGA 패키지의 전기적 파라메타의 기생성분을 측정하였다. 그 결과 BGA 공납의 자체 캐패시턴스는 68.6fF, 자체 인덕턴스는 1.53nH로써 QFP 패키지 구조의 자체 캐패시턴스 200fF와 자체 인덕턴스 3.24nH와 비교할 때 각각 34%, 47%의 값에 지나지 않음을 볼 수 있었다. HP4396B Network Analyzer의 S11 파라메타 측정에서도 1.55GHz 근방에서 0.26dB의 손실을 보여주어 계산치와 일치함을 보여 주었다. BGA 패키지를 위한 배선 길이도 0.78mm로 짧아져서 RF 회로 모튤을 소형화시킬 수 있었으며, 이는 RF 회로 모듈 구성에서 BGA 패키지 구조를 사용하면 전기적 특성을 개선시킬 수 있음을 보여준 것이다.

• Journal of Mechanical Science and Technology
• /
• 제18권2호
• /
• pp.230-239
• /
• 2004

A compact model approach of a network of spring elements for elastic loading is presented for the thermal deformation analysis of BGA package assembly. High-sensitivity moire interferometry is applied to evaluate and calibrated the model quantitatively. Two ball grid array (BGA) package assemblies are employed for moire experiments. For a package assembly with a small global bending, the spring model can predict the boundary conditions of the critical solder ball excellently well. For a package assembly with a large global bending, however, the relative displacements determined by spring model agree well with that by experiment after accounting for the rigid-body rotation. The shear strain results of the FEM with the input from the calibrated compact spring model agree reasonably well with the experimental data. The results imply that the combined approach of the compact spring model and the local FE analysis is an effective way to predict strains and stresses and to determine solder damage of the critical solder ball.

• 한국산업안전학회:학술대회논문집
• /
• 한국안전학회 2002년도 추계 학술논문발표회 논문집
• /
• pp.305-310
• /
• 2002

최근 첨단 반도체 패키지 공정에서는 전극형성 공정에 BGA package 시스템이 도입되고 있으며 BGA package은 잔존 flux 및 이물질의 제거공정이 필수적이다. 잔존하는 flux는 세척이 제대로 이루어지지 않을 경우 solder ball들이 고온 또는 습도에 노출되었을 때 lead, circuit board 등의 부식과 conductor Insulation 수축의 원인이 된다.(중략)

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(2)
• /
• pp.96-99
• /
• 2000

We presents a BGA(Ball Grid Array) package for RF circuit modules and extracted its electrical parameters. We constructed a BGA package of ITS(Intelligent Transportation System) RF module and examined electrical parameters with a HP5475A TDR(Time Domain Reflectometry) equipment and compared its electrical parasitic parameters with PCB RF circuits. With a BGA substrate of 3 $\times$ 3 input and output terminals, we have found that self capacitance of BGA solder ball is 68.6fF, self inductance 146pH, mutual capacitance 10.9fF and mutual inductance 16.9pH. S parameter measurement with a HP4396B Network Analyzer showed the resonance frequency of 1.55㎓ and the loss of 0.26dB. Thus, we may improve electrical performance when we use BGA package structures in the design of RF circuit modules.

• 한국융합학회논문지
• /
• 제8권11호
• /
• pp.15-20
• /
• 2017

최근 IT 산업의 발전으로 다양한 분야에서 컴퓨터 융합 기술에 대한 관심이 높아지고 있다. 특히 반도체 분야에서 생산 공정에 반도체 소자의 결함을 검사하기 위하여 카메라와 컴퓨터를 융합한 비전 시스템을 많이 사용하고 있다. 이러한 영상 관련 시스템들은 데이터를 처리하는 과정에서 열화 현상이 발생하기에 주유한 요인인 잡음을 제거하기 위한 다양한 연구가 이루어지고 있다. 이에 본 논문에서는 BGA 패키지 소자를 대상으로 양산 과정에서 결함을 사전에 인식하여 불량을 검출하기 위하여 영상 데이터의 잡음제거에 많이 사용하고 있는 가우시안 필터, 미디언 필터, 평균 필터를 이용한 측정 시스템을 제안한다. 제안 시스템을 BGA 패키지 생산 공정에 적용하면 신속하게 양품과 불량을 판정할 수 있어 생산성이 향상될 것으로 기대된다.

• 마이크로전자및패키징학회지
• /
• 제8권2호
• /
• pp.37-42
• /
• 2001

The BGA package has been the area array package of choice for several years. Recently, the transition has been to finer pitch configurations called Chip Scale Packages (CSP). Several of these package types are available at 0.5 mm pitch. requiring surface mount assemblers to evaluate and optimize various elements of the assembly process. This presentation describes the issues associated with making the transition from BGA to CSP assembly. Areas addressed will include the accuracy of pick and place equipment, printed wiring board lines and spaces, PWB vias, in-circuit test issues, solder paste printing, moisture related factors, rework and reliability. The transition to 0.5 mm pitch requires careful evaluation of the board design, solder paste selection, stencil design and component placement accuracy. At this pitch, ball and board pad diameters can be as small as 0.25 mm and 0.20 mm respectively. Drilled interstitial vias are no longer possible and higher ball count packages require micro-via board technology. The transition to CSP requires careful evaluation of these issues. Normal paste registration and BGA component tolerances can no longer achieve the required process levels and higher accuracy pick and place machines need to be implemented. This presentation will examine the optimization of these critical assembly operations, contrast the challenges at 0.5 mm and also look at the continuation of the process to incorporate smaller pitch flip chip devices.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2001년도 Proceedings of 6th International Joint Symposium on Microeletronics and Packaging
• /
• pp.27-34
• /
• 2001

The BGA Package has been the area array package of choice for several rears. Recently, the transition has been to finer pitch configuration called Chip Scale Packages (CSP). Several of these package types are available at 0.5 mm pitch, requiring surface mount assemblers to evaluate and optimize various elements of the assembly process. This presentation describes the issues associated with making the transition from BGA to CSP assembly. Areas addressed will include the accuracy of pick and piece equipment, printed wiring board lines and spaces, PWB vias, in-circuit test issues, solder paste printing, moisture related factors, rework and reliability. The transition to 0.5 mm pitch requires careful evaluation of the board design, solder paste selection, stencil design and component placement accuracy. At this pitch, ball and board pad diameters can be as small as 0.25 mm and 0.20 mm respectively. Drilled interstitial vias are no longer possible and higher ball count packages require micro-via board technology. The transition to CSP requires careful evaluation of these issues. Normal paste registration and BGA component tolerances can no longer achieve the required process levels and higher accuracy pick and place machines need to be implemented. This presentation will examine the optimization of these critical assembly operations, contrast the challenges at 0.5 mm and also look at the continuation of the process to incorporate smaller pitch flip chip devices.