• 대한전자공학회논문지SD
• /
• 제38권1호
• /
• pp.69-78
• /
• 2001

본 논문은 휴대용 고속 페이징 시스템을 위한 FLEXTM 프로토콜 신호 처리기의 설계 및 FPGA 구현에 관한 것이다. 본 논문에서는 A/D 변환기의 입력 단에서 수신된 interleaved 4-level 비트 심볼 데이터의 동기를 위한 심볼 동기 알고리듬과 (31,21)BCH 부호에 대해 실시간 2중 오류정정이 가능한 개선된 복호 알고리듬을 제안한다. 설계된 프로토콜 신호처리기는 6개의 기능 모듈로 구성되어 있으며, 각 모듈은 VHDL(VHSIC Hardware Description Language)로 모델링을 행하였다. 제안된 프로토콜 신호기는 Axil-320 워크스테이션 상에서 Synopsys/sup TM/툴을 이용하여 기능 시뮬레이션 및 논리합성(Altera 10K 라이브러리 이용)을 수행하였다. 논리합성 결과 전체 셀의 수는 약 2,631이었다 또한, 설계된 FPGA 칩의 설계검증을 위하여 Altera MAX+ PLUS Ⅱ 상에서 타이밍 시뮬레이션을 수행하였다. PCB 상에서 testbed를 구축한 후, Logic Analyzer를 이용하여 제작된 FPGA 칩의 동작상태를 확인하였고, 실험을 통하여 제작된 칩이 정확히 동작함을 확인하였다.

• 대한전자공학회논문지TC
• /
• 제37권3호
• /
• pp.9-17
• /
• 2000

본 논문에서는 Quadrature Detector를 이용하여 4FSK 신호 변복조 시스템에 대한 전반적인 분석 및 시뮬레이터를 구현하였다. 구현 기준은 무선 호출시스템 표준인 FLEX 규격을 따랐으며 이에 따라 Pre-modulation 필터 및 데이터 프레임을 구성하였다. 심볼동기 알고리즘은 128bit 구간동안의 프리앰블 패턴을 이용하여 심볼동기를 획득할 수 있는 효율적인 개루프 방식을 제안하였으며, 다양한 UW 검출 방식 중 최적 UW 검출방식인 비주기자기상관 우수코드에 의한 32bit의 최적 UW 패턴을 제안하였다. 아울러 Quadrature Detector의 BER 특성을 AWGN 환경에서 뿐만 아니라 페이딩환경에서 BCH Coding과 Interleaving을 적용해 부호이득을 분석하였다

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2015년도 하계학술대회
• /
• pp.301-302
• /
• 2015

케이블 방송망에서 멀티-Gbps(Giga bit per second) 초고속 인터넷 서비스 제공을 위해 최근 북미에서 DOCSIS 3.1(Data over Cable Service Interface Specifications Version 3.1) 표준을 발표하였다. DOCSIS 3.1 은 최대 10Gbps 하향 데이터 전송과 최대 2Gbps 의 상향 데이터 전송을 목표로 한다. DOCSIS 3.1 이 이전 DOCSIS 표준들과 다른 점은 전송 효율을 높이기 위해 물리계층 전송 방식에 큰 변화를 주었다는 점이다. 기존 6MHz 대역폭의 단일 반송파 전송 방식에서 최대 192MHz 광역 채널의 다중 반송파 전송 방식으로 변경하였다. 또한 채널 오류정정 방식으로 BCH(Bose, Chaudhuri, and Hocquenghem)와 LDPC(Low Density Parity Check) 연접부호를 적용하여, 이로 인한 SNR 성능 이득 통해 4096-QAM 의 고차 변조를 지원한다. 본 논문에서는 최대 192MHz 의 광역 채널로 전송되는 약 2Gbps 의 전송 데이터에 대한 채널 오류 정정을 위해 고속의 LDPC 복호기 구현 방법을 제시한다.