• 대한수학회논문집
• /
• 제18권1호
• /
• pp.159-168
• /
• 2003

In this paper we discuss the Construction Of 3 new extension field of characteristic odd and analyze the complexity of arithmetic operations over such a field. Also we show that it is suitable for Elliptic Curve Cryptosystems(ECC) and Digital Signature Algorithm(DSA, 〔7〕) as an underlying field. In particular, our digital signature scheme is at least twice as efficient as DSA.

• 전자공학회논문지SC
• /
• 제47권1호
• /
• pp.42-46
• /
• 2010

정보보안을 위한 암호화는 종종 Galois Field 상에서 산술 연산의 형태로 이루어진다. 본 논문은 Galois Field 상에서 산술 정보의 지수 연산 처리를 효과적으로 수행하는 방법을 제안한다. 특히 기존의 비트별 병렬 처리 지수 연산기에서 게이트 카운트가 큰 요소를 제거하고, 시스템 상수를 효과적으로 사용하도록 개량함으로써, m 값이 큰 경우에도 고성능인 VLSI 시스템을 설계한다.

• 산업경영시스템학회지
• /
• 제8권12호
• /
• pp.127-138
• /
• 1985

There are several methods which have been presented up to now in solving the simultaneous linear equations by computer. They are Gaussian Elimination Method, Gauss-Jordan Method, Inverse matrix Method and Gauss-Seidel iterative Method. This paper is not only discussed in their mechanisms compared with their algorithms, depicted flow charts, but also calculated the numbers of arithmetic operations and comparisons in order to criticize their availability. Inverse Matrix Method among em is founded out the smallest in the number of arithmetic operation, but is not the shortest operation time. This paper also indicates the many problems in using these methods and propose the new method which is able to applicate to even small or middle size computers.

• Journal of the Optical Society of Korea
• /
• 제9권3호
• /
• pp.111-118
• /
• 2005

In this paper, a new optical parallel binary arithmetic processor (OPBAP) capable of computing arbitrary n-bit look-ahead carry full-addition is proposed and implemented. The conventional Boolean algebra is considered to implement OPBAP by using two schemes of optical logic processor. One is space-variant optical logic gate processor (SVOLGP), the other is shadow-casting optical logic array processor (SCOLAP). SVOLGP can process logical AND and OR operations different in space simultaneously by using free-space interconnection logic filters, while SCOLAP can perform any possible 16 Boolean logic function by using spatial instruction-control filter. A dual-rail encoding method is adopted because the complement of an input is needed in arithmetic process. Experiment on OPBAP for an 8-bit look-ahead carry full addition is performed. The experimental results have shown that the proposed OPBAP has a capability of optical look-ahead carry full-addition with high computing speed regardless of the data length.

• 한국전자통신학회논문지
• /
• 제12권1호
• /
• pp.101-108
• /
• 2017

양자게이트 행렬은 치수가 r, 제어상태벡터 수가 n 및 표적상태벡터 수가 1인 경우에 $r^{n+1}{\times}r^{n+1}$ 차원 행렬이므로 n 증가에 따른 행렬 크기는 지수 함수적 증가 특성을 갖는다. 만약 제어상태벡터의 경우 수가 $2^n$이라면 $2^n-1$ 경우는 입력이 출력에 보전되는 단위행렬의 항등연산이고, 오직 한 개의 제어상태벡터 연산만이 표적상태벡터에 대한 유니터리 연산이다. 본 논문은 행렬차원 증가에 결정적 기여를 하는 $2^n-1$개의 단위행렬 연산을 한 동작의 산술멱승 연산으로 대체할 수 있는 새로운 함수 임베딩 방법을 제안한다. 제안한 함수 임베딩 방법은 다치 임계값을 갖는 2진 리터럴 스위치를 사용하므로 범용 하이브리드 MCU 게이트를 $r{\times}r$ 유니터리 행렬로 실현할 수 있다.

• 한국정보통신학회논문지
• /
• 제25권3호
• /
• pp.419-426
• /
• 2021

NIST FIPS 186-2에 정의된 GF(p) 상의 5 가지 체 크기 (192, 224, 256, 384, 521 비트)와 8 가지의 산술연산 동작모드 (ECPSM, ECPA, ECPD, MA, MS, MM, MI, MD)를 지원하는 고성능 타원곡선 암호 프로세서 HP-ECCP를 설계하였다. HP-ECCP가 부채널 공격에 내성을 갖도록 만들기 위해, 타원곡선 점 스칼라 곱셈에 사용되는 개인키의 해밍웨이트에 무관하게 점 덧셈과 점 두배 연산이 균일하게 수행되는 수정된 left-to-right 이진 알고리듬을 적용하여 설계했다. 또한, 타원곡선 점 연산에 핵심이 되는 모듈러 곱셈 연산의 고성능 하드웨어 구현을 위해 Karatsuba-Ofman 곱셈 알고리듬, Lazy 축약 알고리듬, Nikhilam 나눗셈 알고리듬을 적용하여 설계했다. HP-ECCP를 180 nm CMOS 표준 셀 라이브러리로 합성한 결과 67 MHz의 동작 주파수에서 620,846 등가 게이트로 구현되었으며, 체 크기 256 비트의 ECPSM이 초당 2,200회 계산될 수 있는 것으로 평가되었다.

• 한국통신학회논문지
• /
• 제38A권12호
• /
• pp.1079-1085
• /
• 2013

위성 트랜스폰더의 설계에 있어서 위성체의 제한된 전원자원으로 인해 연산 알고리즘의 최소화와 하드웨어 구현에 필요한 연산 및 논리 자원의 최소화가 필수적이다. 아울러 위성의 환경에 따라 다양한 대역폭에 대한 효율적 신호처리가 요구되는데 이러한 조건들은 SDR기반의 디지털 방식 구현에 적합하다. 본 논문에서는 SDR 기반의 위성 트랜스폰더 수신부에서 반송파와 레인징 및 Command 부밴드 신호에 대해 각각의 대역과 데이터율을 가변적으로 선택 할 수 있는 하향 표본화기를 제안하였다. 제안된 하향표본화기는 한 개의 하프밴드 필터로부터 재귀적 연산구조를 통해 다수의 임의의 $2^M$-하향 표본화된 신호를 얻을 수 있으며, 연산량 및 구현에 따르는 논리자원을 최소화 할 수 있다. 또한 재귀적 연산 하드웨어 구현을 위한 알고리즘과 함께 하향표본화에 따르는 대역평탄도 및 에일리어싱을 분석하고 이를 FPGA 실험을 통하여 동작 및 성능을 입증하였다.

• 한국컴퓨터정보학회논문지
• /
• 제13권2호
• /
• pp.193-201
• /
• 2008

P2P(Peer-to-Peer) 시스템에서의 네트워크 코딩 기법의 사용은 파일전송시간을 단축할 수 있는 등 여러 장점들이 존재한다. 네트워크 코딩 방식과 기존의 통신 방식과의 가장 큰 차이점은, 발신지와 목적지 노드에서만 수행하던 데이터의 부호화와 복호화가 네트워크 코딩 방식의 경우 중간경유 노드들에서도 수행된다는 것이다. 그러나 네트워크 코딩 기법은 소프트웨어적으로 어떻게 구현하느냐에 따라 그 장점이 상쇄될 수 있는 많은 요소들은 존재한다. 먼저, 네트워크 코딩에서의 연산은 유한필드에서 정의되기 때문에 연산을 구현할 때 일반 연산명령을 이용할 수 없고 유한필드 연산 알고리즘을 필요로 하고 알고리즘의 선택이 시스템 전제적인 성능에 큰 영향을 준다. 또한, 필드의 크기 등 시스템의 성능에 큰 영향을 미치는 다른 요소들이 존재한다. 본 논문에서는 위와 같은 요소들이 네트워크 코딩의 성능에 미치는 영향을 살펴본다. 보다 구체적으로는 실험을 통해 이러한 요소들이 각각 2-5배정도의 성능 차이를 줄 수 있다는 사실을 보여주고 따라서 이러한 성능 분석을 토대로 네트워크 코딩을 이용한 시스템의 설계 시에는 가능한 한 큰 필드 크기를 선택하는 등 각 요소별로 시스템 성능의 최대화를 이룰 수 있는 선택을 할 것을 제안한다.

• 한국산학기술학회논문지
• /
• 제11권2호
• /
• pp.689-695
• /
• 2010

한글 숫자어휘의 부호변환 과정을 알아 봄에 있어, 수연산이 시행되는 동안 주어진 목표자극들 간의 연산결과가 일치하는지에 대한 과제를 ERP 실험방법에 의거 시행하였다. 평균진폭에 대한 실험 결과는 과제-의존적인 처리가 아닌 자극유형-의존적인 처리과정을 보여주었는데, 덧셈 및 곱셈과제에서의 한글 숫자어휘의 시간적인 뇌파개형은 아라비아 숫자에 대한 그것과 유사하게 나타났다. 이 처리과정에서의 유의미한 차이점은 300ms 부근에서 나타난 지연된 양성파형의 성분으로서, 이는 한글 숫자어휘의 아라비아 숫자로의 부호변환 과정으로 해석가능하다. 이 과정에 수반된 뇌영상을 분석한 결과, 두 조건에서 서로 다른 파형을 야기한 영역은 한글문자 처리에 관여하는 좌측 측두-두정영역으로 확인되었다. 이와 같은 결과는 수연산 과정의 개개 자극인 한글 숫자어휘의 내재적 수표상 방식이, 수개념으로의 직접적 접근이 아니라 일정한 부호변환 과정을 통한 도식화된 통로를 거치고 있음을 시사한다 할 수 있다.

• 한국지능시스템학회논문지
• /
• 제12권4호
• /
• pp.373-378
• /
• 2002

기존의 대부분의 퍼지 제어기는 퍼지 추론시 [0, 1]의 소속도를 갖는 퍼지 소속함수들의 실수연산으로 인하여 연산수행 속도가 저하되는 문제를 가지고 있다 따라서 본 논문에서는 실수연산으로 인하여 야기되었던 속도 저하문제를 해결하기 위한 새로운 퍼지연산 기법으로 실수 값을 갖는 퍼지 소속함수 값을 정수형 격자(pixel)에 매핑시켜 정수형 퍼지 소속 함수값만을 가지고 연산함으로써 기존의 퍼지제어기에 비해 매우 빠른 연산을 수행 할 수 있는 고속 퍼지제어기를 제안한다. 또한 퍼지 제어시스템 설계시에 퍼지 입출력 변수들의 퍼지항들을 입력시킬 수 있는 GUI(Graphic User Interface)를 제공하여 소속함수의 수정 및 퍼지 값 입력시 사용자에게 보다 편리한 환경을 제공한다