• 대한화학회지
• /
• 제60권3호
• /
• pp.169-176
• /
• 2016

Borate 완충용액에서 Al의 부식과 부동화에 관하여 변전위법, 대 시간 전류법 그리고 다중 주파수 전기화학적 임피던스 측정법으로 조사하였다. 공기 또는 산소의 영향은 환원과정에 영향을 주었지만 산화반응에는 영향을 미치지 못 하는 것으로 보인다. 부동화 영역에서 생성되는 피막의 전기적 성질은 Mott-Schottky 식이 적용되는 n-type 반도체 성질을 보였다. 낮은 전극전위에서 생성되는 Al의 산화피막은 Al(OH)₃로 충분한 부동화 효과를 보이지 못하나, 전극전위가 증가하면서 Al₂O₃로 변하였다. Al₂O₃ 피막은 “전기장에 의한-이온의 이동” 과정에 의하여 성장하는 것으로 보인다.

• Current Applied Physics
• /
• 제18권11호
• /
• pp.1268-1274
• /
• 2018

We have investigated the effects of chemical rounding (CR) on the surface passivation and/or antireflection performance of $AlO_{x^-}$ and $AlO_x/SiN_x:H$ stack-passivated pyramid textured $p^+$-emitters with two different boron doping concentrations, and on the performance of bifacial n-PERT Si solar cells with a front pyramid textured $p^+$-emitter. From experimental results, we found that chemical rounding markedly enhances the passivation performance of $AlO_x$ layers on pyramid textured $p^+$-emitters, and the level of performance enhancement strongly depends on boron doping concentration. Meanwhile, chemical rounding increases solar-weighted reflectance ($R_{SW}$) from ~2.5 to ~3.7% for the $AlO_x/SiN_x:H$ stack-passivated pyramid textured $p^+$-emitters after 200-sec chemical rounding. Consequently, compared to non-rounded bifacial n-PERT Si cells, the short circuit current density Jsc of 200-sec-rounded bifacial n-PERT Si cells with ~60 and ${\sim}100{\Omega}/sq$ $p^+$-emitters is reduced by 0.8 and $0.6mA/cm^2$, respectively under front $p^+$-emitter side illumination. However, the loss in the short circuit current density Jsc is fully offset by the increased fill factor FF by 0.8 and 1.5% for the 200-sec-rounded cells with ~60 and ${\im}100{\Omega}/sq$ $p^+$-emitters, respectively. In particular, the cell efficiency of the 200-sec-rounded cells with a ${\sim}100{\Omega}/sq$ $p^+$-emitter is enhanced as a result, compared to that of the non-rounded cells. Based on our results, it could be expected that the cell efficiency of bifacial n-PERT Si cells would be improved without additional complicated and costly processes if chemical rounding and boron doping processes can be properly optimized.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.452-452
• /
• 2010

차세대 디스플레이로서 주목 받고 있는 유연성 정보표시 소자 개발에 대한 요구도가 날로 증대되고 있다. 유연성 정보표시 소자로서 플라스틱 기반 유연성 소자가 특히 주목 받고 있으나, 이의 실용화를 위해서는 플라스틱 기판에 적용 가능한 보호막 형성 기술 개발이 선행되어야 한다. 플라스틱 필름의 경우 높은 산소 및 수분 투과율 때문에 유연성 디스플레이의 응용에 걸림돌이 되고 있다. 플라스틱 기반 유연성 소자의 장수명화를 위해서는 수분과 산소의 투과를 방지하는 passivation layer 형성 기술이 필수적으로 요구된다. 본 연구에서는, polyethylene terephethalate (PET) 기판상에 증착된 $SiO_x$ 보호막의 합성에 있어서 중간층 유무에 따른 투습특성의 변화를 살펴보았다. 기화된 HMDSO (Hexamethyldisiloxane)와 Ar 및 $O_2$ 혼합기체를 이용하여 PECVD 방법으로 $SiO_x$ 박막을 합성하였다. 15 nm 두께의 $Al_2O_3$를 중간층으로 사용하여 중간층 유무에 따른 초기성장 거동 변화가 $SiO_x$ 박막의 투습 특성에 미치는 영향을 조사하였다. $SiO_x$ 박막 구조와 화학적 조성은 각각 FE-SEM과 FT-IR을 이용하여 분석하였으며, AFM을 이용하여 $SiO_x$ 박막 표면 미세 형상을 관찰하였다. 투습률은 MOCON사(社)의 Permatran-W 3/33 MA을 이용하여 측정하였다. 그리고 반복 굽힘 시험기를 이용하여 $SiO_x$ 보호막의 동적 투습 특성을 조사하였다. $Al_2O_3$ 중간층 유무에 따라 $SiO_x$ 박막의 투습률 (WVTR; water vapor transmission rate)은 ${\sim}10^{-1}g/m^2/day$(300 nm-thick $SiO_x$/PET)에서 ${\sim}5{\times}10^{-3}g/m^2/day$(300 nm-thick $SiO_x$/15 nm-thick $Al_2O_3$/PET)으로 변화하였다. 300 nm-thick $SiO_x$/15 nm-thick $Al_2O_3$/PET 시편의 경우 곡지름 50 mm에서 1,000회 반복 굽힘 후에도 투습률 변화를 보이지 않았다. 이와 같은 $SiO_x$ 박막의 투습 특성 변화는 $Al_2O_3$ 중간층 유무에 따른 초기 성장 거동의 변화로 해석된다. FE-SEM 및 AFM 표면 미세 구조 관찰을 통한 초기 성장 거동 변화 조사 결과, $Al_2O_3$ 중간층 없이 PET 기판위에 $SiO_x$ 박막 증착한 경우 3 차원 성장을 하는 반면, PET기판위에 $Al_2O_3$ 중간층 형성 후 $SiO_x$ 박막 증착하는 경우 2 차원 성장을 하게 됨을 관찰하였다. 따라서 본 연구를 통하여, 플라스틱 기반 유연성 표시 소자에 적용하기 위한 $SiO_x$ 보호막 합성 에 있어서 초기 성장 거동의 변화가 투습 특성에 민감한 영향을 미침을 알 수 있었다.

• Journal of Information Display
• /
• 제7권3호
• /
• pp.27-30
• /
• 2006

This paper presents a comprehensive study on threshold voltage $(V_{th})$ control of organic thin-film transistors (OTFTs) with dual-gate structure. The fabrication of dual-gate pentacene OTFTs using plasma-enhanced atomic layer deposited (PEALD) 150 nm thick $Al_{2}O_{3}$ as a bottom gate dielectric and 300 nm thick parylene or PEALD 200 nm thick $Al_{2}O_{3}$ as both a top gate dielectric and a passivation layer was investigated. The $V_{th}$ of OTFT with 300 nm thick parylene as a top gate dielectric was changed from 4.7 V to 1.3 V and that with PEALD 200 nm thick $Al_{2}O_{3}$ as a top gate dielectric was changed from 1.95 V to -9.8 V when the voltage bias of top gate electrode was changed from -10 V to 10 V. The change of $V_{th}$ of OTFT with dual-gate structure was successfully investigated by an analysis of electrostatic potential.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.406-406
• /
• 2016

To get high efficiency n-type crystalline silicon solar cells, passivation is one of the key factor. Tunnel oxide (SiO2) reduce surface recombination as a passivation layer and it does not constrict the majority carrier flow. In this work, the passivation quality enhanced by different chemical solution such as HNO3, H2SO4:H2O2 and DI-water to make thin tunnel oxide layer on n-type crystalline silicon wafer and changes of characteristics by subsequent annealing process and firing process after phosphorus doped amorphous silicon (a-Si:H) deposition. The tunneling of carrier through oxide layer is checked through I-V measurement when the voltage is from -1 V to 1 V and interface state density also be calculated about $1{\times}1012cm-2eV-1$ using MIS (Metal-Insulator-Semiconductor) structure . Tunnel oxide produced by 68 wt% HNO3 for 5 min on $100^{\circ}C$, H2SO4:H2O2 for 5 min on $100^{\circ}C$ and DI-water for 60 min on $95^{\circ}C$. The oxide layer is measured thickness about 1.4~2.2 nm by spectral ellipsometry (SE) and properties as passivation layer by QSSPC (Quasi-Steady-state Photo Conductance). Tunnel oxide layer is capped with phosphorus doped amorphous silicon on both sides and additional annealing process improve lifetime from $3.25{\mu}s$ to $397{\mu}s$ and implied Voc from 544 mV to 690 mV after P-doped a-Si deposition, respectively. It will be expected that amorphous silicon is changed to poly silicon phase. Furthermore, lifetime and implied Voc were recovered by forming gas annealing (FGA) after firing process from $192{\mu}s$ to $786{\mu}s$. It is shown that the tunnel oxide layer is thermally stable.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2006년도 6th International Meeting on Information Display
• /
• pp.1103-1106
• /
• 2006

We have presented a comprehensive study on threshold voltage $(V_{th})$ control of organic thin-film transistors (OTFTs) with dual-gate structure. The fabrication of dual-gate pentacene OTFTs using plasma-enhanced atomic layer deposited (PEALD) 150 nm thick $Al_2O_3$ as a bottom gate dielectric and 300 nm thick parylene or PEALD 200 nm thick $Al_2O_3$ as both a top gate dielectric and a passivation layer is reported. The $V_{th}$ of OTFT with 300 nm thick parylene as a top gate dielectric is changed from 4.7 V to 1.3 V and that with PEALD 200 nm thick $Al_2O_3$ as a top gate dielectric is changed from 1.95 V to -9.8 V when the voltage bias of top gate electrode is changed from -10 V to 10 V. The change of $V_{th}$ of OTFT with dual-gate structure has been successfully understood by an analysis of electrostatic potential.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2009년도 제40회 하계학술대회
• /
• pp.1229_1230
• /
• 2009

$SiO_2$ 패시베이션 층에 As+ 이온을 주입한 1.2 kV급 AlGaN/GaN 쇼트키 장벽 다이오드( Schottky Barrier Diode, SBD )를 제작하였다. 주입된 As+ 이온들은 역방향 바이어스에서 공핍 영역의 곡률을 변화 시켰고, 이로 인해 항복 전압이 증가하고 누설 전류가 감소하였다. 제안된 소자의 항복전압이 1204 V 이었고, 기존 소자의 항복전압은 604 V 이었다. 캐소드 전압이 100 V일 때 제안된 소자의 누설전류는 21.2 nA/mm 이었고, 같은 조건에서 제안된 소자는 $80.3{\mu}A/mm$ 이었다. 주입된 As+ 양이온은 이차원 전자 가스( Two-Dimensional Electron Gas, 2DEG )에 전자를 유도했고, 채널의 농도가 미세하게 증가하였다. 따라서 순방향 전류가 증가하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2003년도 춘계학술대회 논문집 센서 박막재료 반도체 세라믹
• /
• pp.45-48
• /
• 2003

The polishing mechanism of W-CMP process has been reported as the repeated process of passive layer formation by oxidizer and abrasion action by slurry abrasives. Thus, it is important to understand the effect of oxidizer on tungsten passivation layer in order to obtain higher removal rate (RR) and very low non-uniformity (NU%) during W-CMP process. In this paper, we investigated the effects of oxidizer on W-CMP process with three different kinds of oxidizers, such as $H_2O_2$, $Fe(NO_3)_3$, and $KIO_3$. In order to compare the removal rate and non-uniformity of three oxidizers, we used alumina-based slurry of pH 4. According to the CMP tests, three oxidizers showed different removal mechanism on tungsten surface. Also, the microstructures of surface layer by AFM image were greatly influenced by the slurry chemical, composition of oxidizers. The difference in removal rate and roughness of tungsten surface are believed to caused by modification in the mechanical behavior of $Al_2O_3$ abrasive particles in CMP slurry. Our stabilized slurries can be used a guideline and promising method for improved W-CMP process.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
• /
• pp.87-87
• /
• 2012

결정질 실리콘 태양전지의 효율을 향상시키기 위하여, 현재 가장 대표적으로 selective emitter가 적용되고 있다. 또한, 효율 향상을 위해 도금, 잉크젯 프린팅, 개선된 스크린 프린팅, 전사를 이용한 전극 형성 개선과 절연막을 이용한 surface passivation이 가장 활발하게 연구 되고 있다. 이외에도 연구되어지고 있는 반도체 기술의 이온주입, 플라즈마 도핑기술 등이 있다. 효율 향상과 관련된 기술들을 논할 것이며, 특히 원자층증착법(ALD)을 이용하여 surface passivation의 특성 향상과 양산 기술 적용 그에 따른 전극 형성 구조에 대하여 발표하고자 한다. ALD기술은 표면반응증착이기 때문에 실리콘 세정법에 따라 패시베이션 특성이 달라지게 된다. 세정법과 열처리에 따른 Al2O3박막의 물성변화, 계면의 반응에 따라서 전하 수명 값이 크게 좌우되는 것을 제시할 것이다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 제37회 하계학술대회 논문집 C
• /
• pp.1341-1342
• /
• 2006

Electrical characteristics of field-effect thin film transistors (TFTs) with p-channels of CdTe/CdHgTe core-shell nanocrystals are investigated in this paper. For the fabrication of bottom- and top-gate TFTs, CdTe/CrHgTe nanocrystals synthesized by colloidal method are first dispersed on oxidized p+ Si substrates by spin-coating, the dispersed nanoparticles are sintered at $150^{\circ}C$ to form the channels for the TFTs, and $Al_{2}O_{3}$ layers are deposited on the channels. A representative bottom-gate field-effect TFT with a bottom-gate $SiO_2$ layer exhibits a mobility of $0.21cm^2$/ Vs and an Ion/Ioff ratio of $1.5{\times}10^2$ and a representative top-gate field-effect TFT with a top-gate $Al_{2}O_{3}$ layer provides a field-effect mobility of $0.026cm^2$/ Vs and an Ion/Ioff ratio of $2.5{\times}10^2$. $Al_{2}O_{3}$ was deposited for passivation of CdTe/CdHgTe core-shell nanocrystal layer, resulting in enhanced hole mobility, Ior/Ioff ratio by 0.25, $3{\times}10^3$, respectively. The CdTe/CdHgTe nanocrystal-based TFTs with bottom- and top gate geometries are compared in this paper.