• 대한산업공학회지
• /
• 제25권2호
• /
• pp.173-183
• /
• 1999

The three design elements of automobile occupant packaging such as pedals, steering wheel, and seat are the most important factors to design an ergonomically sound layout for improving driving comfort and performance. The aim of the study is to find out coherent characteristics of the relationships among three design elements. For this purpose, Triangular Method is suggested. We extracted properties for determining the shape, size, and location of the triangle that is composed of Accelerated Heel Point, Steering Wheel Point, and Hip Point. An experiment was conducted at a seating buck in which the design elements are freely adjustable by the subject to investigate driver's preferred arrangement of three elements. Statistical analyses revealed that there was a subtle change in the shape of triangle according to different percentiles and that the significant difference was observed only for the size of the triangle. The results will be effectively applied to design a comfortable seat packaging layout.

• 한국정보통신학회논문지
• /
• 제17권7호
• /
• pp.1740-1746
• /
• 2013

보완대체 의사소통도구는 구어(口語)로 자신의 의사를 표현할 수 없는 장애인의 의사소통을 보조하는 상호작용 시스템으로 전통적으로는 그림이나 글자로 된 의사 소통판을 활용하여 왔다. 최근에는 스마트폰 기기 등의 높은 휴대성을 가진 기기를 이용한 의사소통도구의 연구가 활발하게 이루어지고 있다. 또한 최근 상황인식 컴퓨팅의 개념이 출현하면서 모바일 디바이스는 사용자에서 즉시적이며 위치기반서비스를 제공하는 주요도구가 되고 있다. 본 논문에서는 스마트 기기의 다양한 멀티미디어 기능을 이용한 장애인을 위한 맞춤형 보완대체 의사소통도구 제안한다. 맞춤형 의사소통도구를 위해서 가변적인 레이아웃과 장애정도에 따른 AAC 항목의 선택이 가능하게 하였으며 시간정보, 위치정보, 그리고 클릭 수 등의 상황인식 기능을 적용하였다.

• 대한인간공학회지
• /
• 제29권1호
• /
• pp.33-37
• /
• 2010

This study was aimed at developing 1) iso-perception maps for various groups of drivers in terms of age, gender, and anthropometry and 2) the experiment framework required for obtaining subjective and objective measures. A total of 9 maps, which describe drivers' perceptions regarding their static behaviors inside a typical mid-size sedan, can be used to improve the utilization of the limited driver workspace, and to select better design alternatives for occupant packaging. An adjustable seating buck, $a^{***}$-camera motion capture system (Vicon), and $a^{**}$-channel EMG system were used for the experiment. Each iso-perception map was developed while H-PT, steering wheel center, or TGS knob center was moved to each of pre-defined positions relative to driver-selected positions. Adjustable ranges or positions of the seat, steering wheel, and TGS lever described in iso-perception maps can be used to determine better package layout alternatives.

• 센서학회지
• /
• 제4권4호
• /
• pp.55-61
• /
• 1995

가변 입력전압을 이용하여 ISFET의 문턱전압을 검출하는 새로운 개념의 ISFET array chip을 설계하였다. 설계된 칩은 240개의 pH-ISFET와 신호처리회로를 포함하며, 증가된 신뢰성 및 정확성, 디지탈 출력 그리고 멀티센서로의 응용성 등의 특성을 가진다. 칩제조를 위해 CMOS 공정을 응용한 새로운 공정을 설계하였고 칩을 layout 하였다.

• 전자공학회논문지A
• /
• 제33A권12호
• /
• pp.110-119
• /
• 1996

A novel high speed VLSI architecture and its VLSI realization methodologies for a motion estimation processor based on full search block matching algorithm are presentd. The presented architecture is designed in order to be suitable for highly parallel and pipelined processing with identical PE's and adjustable in performance and hardware amount according to various application areas. Also, the throughput is maximized by enhancing PE utilization up to 100% and the chip pin count is reduced by reusing image data with embedded image memories. Also, the uniform and identical data processing structure of PE's eases VLSI implementation and the clock rate of external I/O data can be made slower compared to internal clock rate to resolve I/O bottleneck problem. The logic and spice simulation results of the proposed architecture are presented. The performances of the proposed architecture are evaluated and compared with other architectures. Finally, the chip layout is shown.

• 대한전자공학회논문지SD
• /
• 제45권3호
• /
• pp.60-68
• /
• 2008

본 논문에서는 10비트 해상도를 가지면서 0.5V부터 1.2V까지의 전원 전압에서 10MS/s 이상 100MS/s 까지 재구성이 가능한 저전력 2단 파이프라인 ADC를 제안한다. 제안하는 ADC는 0.5V의 전원 전압 조건에서도 10비트 해상도를 얻기 위해 입력단 SHA 회로에는 낮은 문턱 전압을 가지는 소자를 사용한 게이트-부트스트래핑 기법 기반의 샘플링 스위치를 사용하였으며, SHA 회로와 MDAC 회로에 사용된 증폭기에도 넓은 대역폭을 얻기 위해 입력단에는 낮은 문턱 전압을 가지는 소자를 사용하였다. 또한 온-칩으로 집적된 조정 가능한 기준 전류 발생기는 10비트의 해상도를 가지고, 넓은 영역의 전원 전압에서 동작할 수 있도록 증폭기의 정적 및 동적 성능을 최적화시킨다. MDAC 회로에는 커패시터 열의 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 전 방향 대칭 구조의 레이아웃 기법을 제안하였다. 한편, flash ADC 회로 블록에는 비교기에서 소모되는 전력을 최소화하기 위해 스위치 기반의 바이어스 전력 최소화 기법을 적용하였다. 시제품 ADC는 0.13um CMOS 공정으로 제작되었으며, 측정된 최대 DNL 및 INL은 각각 0.35LSB 및 0.49LSB 수준을 보인다. 또한, 0.8V의 전원 전압 60MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 56.0dB, 69.6dB이고, 19.2mW의 전력을 소모하며, ADC의 칩 면적은 $0.98mm^2$이다.