• 제목/요약/키워드: Adaptive Loop

검색결과 510건 처리시간 0.025초

RBF 신경망을 이용한 로봇 매니퓰레이터의 분산제어 (Decentralized Control of Robot Manipulator Using the RBF Neural Network)

  • 원성운;김영태
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2003년도 학술회의 논문집 정보 및 제어부문 B
    • /
    • pp.657-660
    • /
    • 2003
  • Control of multi-link robot arms is a very difficult problem because of the highly nonlinear dynamics. Decentralized control scheme is developed for control of robot manipulators based on RBF(Radial Basis Function) Neural Networks. RBF Neural Networks is used to approximate the coupling forces among the joints, coriolis force, centrifugal force, gravitational force, and frictional force. The compensation controller is also proposed to estimate the bound of approximation error so that the chattering effect of the control effort can be reduced. The proposed scheme does not require an accurate manipulator dynamic, and it is proved that closed-loop system is asymptotic stable despite the gross robot parameter variations. Numerical simulations for two-link robot manipulator are included to show the effectiveness of controller.

  • PDF

Backbone assignment and structural analysis of anti-CRISPR AcrIF7 from Pseudomonas aeruginosa prophages

  • Kim, Iktae;Suh, Jeong-Yong
    • 한국자기공명학회논문지
    • /
    • 제25권3호
    • /
    • pp.39-44
    • /
    • 2021
  • The CRISPR-Cas system provides adaptive immunity for bacteria and archaea against invading phages and foreign plasmids. In the Class 1 CRISPR-Cas system, multi-subunit Cas proteins assemble with crRNA to bind to DNA targets. To disarm the bacterial defense system, bacteriophages evolved anti-CRISPR (Acr) proteins that actively inhibit the host CRISPR-Cas function. Here we report the backbone resonance assignments of AcrIF7 protein that inhibits the type I-F CRISPR-Cas system of Pseudomonas aeruginosa using triple-resonance nuclear magnetic resonance spectroscopy. We employed various computational methods to predict the structure and binding interface of AcrIF7, and assessed the model with experimental data. AcrIF7 binds to Cas8f protein via flexible loop regions to inhibit target DNA binding, suggesting that conformational heterogeneity is important for the Cas-Acr interaction.

Stochastic intelligent GA controller design for active TMD shear building

  • Chen, Z.Y.;Peng, Sheng-Hsiang;Wang, Ruei-Yuan;Meng, Yahui;Fu, Qiuli;Chen, Timothy
    • Structural Engineering and Mechanics
    • /
    • 제81권1호
    • /
    • pp.51-57
    • /
    • 2022
  • The problem of optimal stochastic GA control of the system with uncertain parameters and unsure noise covariates is studied. First, without knowing the explicit form of the dynamic system, the open-loop determinism problem with path optimization is solved. Next, Gaussian linear quadratic controllers (LQG) are designed for linear systems that depend on the nominal path. A robust genetic neural network (NN) fuzzy controller is synthesized, which consists of a Kalman filter and an optimal controller to assure the asymptotic stability of the discrete control system. A simulation is performed to prove the suitability and performance of the recommended algorithm. The results indicated that the recommended method is a feasible method to improve the performance of active tuned mass damper (ATMD) shear buildings under random earthquake disturbances.

WCDMA 하향 링크 시스템에서의 적응적 PCDR 알고리즘 (Adaptive Power Control Dynamic Range Algorithm in WCDMA Downlink Systems)

  • 정수성;박형원;임재성
    • 한국통신학회논문지
    • /
    • 제29권9A호
    • /
    • pp.1048-1057
    • /
    • 2004
  • 3GPP 에서 정의한 3 세대 우선 이동통신 시스템인 WCDMA 시스템에서는 가지국에서 단말로 데이터를 전송하는 하향링크의 전력 제어를 위해 단말의 Target signal to Intetference Ratio (SIR) 를 변화시키는 외부 회로 전력 제어와, 설정된 Target SIR 을 통해 가지국의 전송 전력을 변화시키는 내부 회로 전력 제어를 사용한다. 그러나 기지국의 성능을 유지하기 위해 단양에게 제공하는 전력량은 제한척일 수밖에 없다. 때문에 3GPP 권고안에서는 전력 제어를 동작시키는 구간인 Power Comol DymmlC Range (PCDR) 을 정의한다. 본 논문에서는 가지국의 성능 향상을 위해 PCDR 을 단말의 상태에 따라 적응적으로 변화시키는 Adaptlve PCDR (APCDR) 응 제안한다. 제안하는 APCDR 기법은 수신하는 프레임을 기반으로 측정된 SIR 값의 추이를 통해 단만의 현재 상태를 판별하며, 이 등 기준 jQ 」로 각 단말에게 적응적으로 전력 제어 구간을 결정해주는 방법이다 본 논문에서 제안하는 APCDR 기법 은 기지국의 용량에 큰 영향을 끼치는 최대 코드 채널 전력량을 단말의 상태에 띠 P 라 변화시킨다. 최대 코드 채널 전력량을 변화시킴으로써, 각 단악이 순간척인 채널의 상태 변화에 의해 성능이 저하되는 것을 막고 반대로 가지 국에서 멀리 위치하는 단말에게는 핸드오버가 이루어지기 전까지 보다 많은 전력을 제공한다. 이를 통해 선체적인 가지국의 Quanty 에 이득을 얻는다. 실험 결과는 고정된 PCDR 을 갖는 경우와 제안하는 APCDR 을 사용했음 경우, 용량에서는 거의 손실이 없는 것에 비해 단말의 Quallty 측면에서는 훨씬 향상된 결괴를 나타내었다.

A Vector-Controlled PMSM Drive with a Continually On-Line Learning Hybrid Neural-Network Model-Following Speed Controller

  • EI-Sousy Fayez F. M.
    • Journal of Power Electronics
    • /
    • 제5권2호
    • /
    • pp.129-141
    • /
    • 2005
  • A high-performance robust hybrid speed controller for a permanent-magnet synchronous motor (PMSM) drive with an on-line trained neural-network model-following controller (NNMFC) is proposed. The robust hybrid controller is a two-degrees-of-freedom (2DOF) integral plus proportional & rate feedback (I-PD) with neural-network model-following (NNMF) speed controller (2DOF I-PD NNMFC). The robust controller combines the merits of the 2DOF I-PD controller and the NNMF controller to regulate the speed of a PMSM drive. First, a systematic mathematical procedure is derived to calculate the parameters of the synchronous d-q axes PI current controllers and the 2DOF I-PD speed controller according to the required specifications for the PMSM drive system. Then, the resulting closed loop transfer function of the PMSM drive system including the current control loop is used as the reference model. In addition to the 200F I-PD controller, a neural-network model-following controller whose weights are trained on-line is designed to realize high dynamic performance in disturbance rejection and tracking characteristics. According to the model-following error between the outputs of the reference model and the PMSM drive system, the NNMFC generates an adaptive control signal which is added to the 2DOF I-PD speed controller output to attain robust model-following characteristics under different operating conditions regardless of parameter variations and load disturbances. A computer simulation is developed to demonstrate the effectiveness of the proposed 200F I-PD NNMF controller. The results confirm that the proposed 2DOF I-PO NNMF speed controller produces rapid, robust performance and accurate response to the reference model regardless of load disturbances or PMSM parameter variations.

임베디드 시스템에서의 양자화 기계학습을 위한 효율적인 양자화 오차보상에 관한 연구 (Study on the Effective Compensation of Quantization Error for Machine Learning in an Embedded System)

  • 석진욱
    • 방송공학회논문지
    • /
    • 제25권2호
    • /
    • pp.157-165
    • /
    • 2020
  • 본 논문에서는 임베디드 시스템에서의 양자화 기계학습을 수행할 경우 발생하는 양자화 오차를 효과적으로 보상하기 위한 방법론을 제안한다. 경사 도함수(Gradient)를 사용하는 기계학습이나 비선형 신호처리 알고리즘에서 양자화 오차는 경사 도함수의 조기 소산(Early Vanishing Gradient)을 야기하여 전체적인 알고리즘의 성능 하락을 가져온다. 이를 보상하기 위하여 경사 도함수의 최대 성분에 대하여 직교하는 방향의 보상 탐색 벡터를 유도하여 양자화 오차로 인한 성능 하락을 보상하도록 한다. 또한, 기존의 고정 학습률 대신, 내부 순환(Inner Loop) 없는 비선형 최적화 알고리즘에 기반한 적응형 학습률 결정 알고리즘을 제안한다. 실험 결과 제안한 방식의 알고리즘을 로젠블록 함수를 통한 비선형 최적화 문제에 적용할 시 양자화 오차로 인한 성능 하락을 최소화시킬 수 있음을 확인하였다.

클록 손실 측정 기법을 이용한 DDI용 연속 시간 이퀄라이저 (A Continuous-time Equalizer adopting a Clock Loss Tracking Technique for Digital Display Interface(DDI))

  • 김규영;김길수;손관수;김수원
    • 대한전자공학회논문지SD
    • /
    • 제45권2호
    • /
    • pp.28-33
    • /
    • 2008
  • 본 논문에서는 클록 손실 측정 기법을 이용한 디지털 디스플레이 인터페이스(Digital Display Interface: DDI)용 이퀄라이저를 제안한다. 제안하는 클록 손실 측정 기법은 최저 전압 유지 회로를 사용하여서 채널의 손실 정보를 추출한다. 추출된 손실 정보는 이퀄라이저 필터에 인가되며, 시스템의 안정도를 증가시키기 위해 제안된 이퀄라이저는 피드포워드 구조(Feedforward Loop)로 구현된다. 제안된 이퀄라이저는 0.18um CMOS 공정으로 제작되었으며, 실험 결과 채널 손실이 -33dB인 경우에 1.65Gbps의 신호들이 최소 0.7UI의 Eye Width를 가지게 된다. 또한 최대 10mW 이하의 전력을 소모하며, $0.127mm^2$ 의 유효면적을 차지한다.

Performance Evaluations of Four MAF-Based PLL Algorithms for Grid-Synchronization of Three-Phase Grid-Connected PWM Inverters and DGs

  • Han, Yang;Luo, Mingyu;Chen, Changqing;Jiang, Aiting;Zhao, Xin;Guerrero, Josep M.
    • Journal of Power Electronics
    • /
    • 제16권5호
    • /
    • pp.1904-1917
    • /
    • 2016
  • The moving average filter (MAF) is widely utilized to improve the disturbance rejection capability of phase-locked loops (PLLs). This is of vital significance for the grid-integration and stable operation of power electronic converters to electric power systems. However, the open-loop bandwidth is drastically reduced after incorporating a MAF into the PLL structure, which makes the dynamic response sluggish. To overcome this shortcoming, some new techniques have recently been proposed to improve the transient response of MAF-based PLLs. In this paper, a comprehensive performance comparison of advanced MAF-based PLL algorithms is presented. This comparison includes HPLL, MPLC-PLL, QT1-PLL, and DMAF-PLL. Various disturbances, such as grid voltage sag, voltage flicker, harmonics distortion, phase-angle and frequency jumps, DC offsets and noise, are considered to experimentally test the dynamic performances of these PLL algorithms. Finally, an improved positive sequence extraction method for a HPLL under the frequency jumps scenario is presented to compensate for the steady-state error caused by non-frequency adaptive DSC, and a satisfactory performance has been achieved.

802.16e OFDMA/TDD 셀룰러 시스템의 성능 최적화를 위한 부채널과 전송전력 결합 할당 알고리즘 - Part II : 상향링크에서 Channel Sounding을 통한 부채널 할당 및 사용자의 수율에 따른 초기전송전력 결정 알고리즘 (Capacity Optimization of a 802.16e OPDMA/TDD Cellular System using the Joint Allocation Algorithm of Sub-charmel and Transmit Power - Part II : Sub-channel Allocation in the Uplink Using the Channel Sounding and Initial Transmit Power Decision Algorithm According to the User's Throughput)

  • 고상준;장경희;김재형
    • 한국통신학회논문지
    • /
    • 제32권9A호
    • /
    • pp.888-897
    • /
    • 2007
  • 본 논문에서는 802.16e OFDMA/TDD 셀룰러 시스템에서 Sector Throughput과 Fairness를 향상시키기 위한 상향링크 동적자원할당 알고리즘을 제안한다. 제안된 알고리즘을 설명하기에 앞서 상하향링크 채널 정보의 차이를 언급하고, Round-robin 알고리즘에 사용자의 위치에 따라 할당 받을 수 있는 부채널 수를 제한하는 기존의 FLR 알고리즘과 전송전력 최소화 또는 전송률 최대화 Inner Closed-loop Power Control 알고리즘을 적용함으로서 10% 정도의 Throughput과 공평성 측면에서 높은 성능 향상을 볼 수 있다. 또한 상향링크 채널 사운딩을 통한 상향링크 채널 정보를 이용하여 FASA 알고리즘을 수행함으로써 FLR 을 적용한 Round-robin에 비하여 31.8%의 Sector Throughput이 향상되었다. User Selection, 부채널 할당 알고리즘, 전력할당 알고리즘과 Simulation Methodology 등은 Part I 논문에서 이미 언급한 바와 같다.

고속 저잡음 PLL 클럭 발생기 (A High Speed and Low Jitter PLL Clock generator)

  • 조정환;정정화
    • 대한전자공학회논문지TE
    • /
    • 제39권3호
    • /
    • pp.1-7
    • /
    • 2002
  • 본 논문에서는 다중 PFD(Phase Frequency Detector)와 적응 전하펌프 회로를 설계하여 지터 잡음 특성과 주파수 획득 과정을 향상시킨 새로운 PLL 클럭 발생기를 제안한다. 기존의 PLL은 넓은 데드존과 듀티 사이클 특성을 갖고 있기 때문에 지터잡음을 발생하고, 긴 지연시간 때문에 고속 동작에는 부적합하다. 본 논문에서는 이러한 문제를 해결하기 위하여, TSPC(True Single Phase Clocking) 회로를 이용하여 다중 구조를 갖는 PFD를 설계하였다. 데드존 특성, 듀티 사이클의 제한조건을 개선할 수 있도록 회로를 설계하였으며, 탁월한 지터잡음 성능을 향상시킬 수 있었다. 또한 적응 전하펌프 회로를 사용하여 PLL을 설계하였으며 루프필터의 전하펌프 전류를 증가시킴으로써 주파수 획득 특성을 개선 할 수 있었다. Hspice 시뮬레이션을 수행한 결과, 제안한 PLL은 데드존이 0.01ns 미만이고, 입력신호의 듀티 사이클에 무관하며, 50ns의 빠른 획득시간을 갖는 것을 확인할 수 있었다. 따라서 제안된 회로는 고성능 마이크로프로세서 및 디지털시스템에 적용될 수 있다.