• 한국통신학회논문지
• /
• 제22권6호
• /
• pp.1185-1194
• /
• 1997

It is necessary to control the frame memory to capture, edit and display images. This paper presents the free-scale image capture processor size of which is user-defined, compared to the conventional image capture processor size of which is fixed 1/2, 1/4 and full size. User-defined scale data is fed into this system, which generates the gating pulses and gates the inputted image data. This system also controls the 4M DRAM instead of frame meamory. And stored gated image data are displayed on the TV monitor. We designed the scalable image capture parts and DRAM controller with ACTEL FPGAs, simulated the circuits with Viewlogic and fusing ACTEL A1020B chips. We confirmed the whole operation with beadboard which composed of "Philips TV Chipset" and designed FPGA chips.PGA chips.

• 한국위성정보통신학회논문지
• /
• 제11권3호
• /
• pp.65-71
• /
• 2016

현재 한국항공우주연구원에서 개발 중인 차세대 저궤도 위성의 탑재컴퓨터는 높은 성능을 위해 LEON2-FT/AT697F 프로세서를 사용하며 SpaceWire, 1553B, DMAUART, CAN Master 등의 다양한 통신을 지원하기 위해 별도의 FPGA 기반의 통신칩이 개발되었다. 프로세서와 통신칩간의 통신은 PCI 버스를 통해서 이루어지며, 탑재소프트웨어에서 직접 PCI 버스를 통해 각종 디바이스를 제어 및 통신을 수행한다. 차세대 탑재컴퓨터에서는 기존 1553B 통신을 위해 사용되었던 VASI IP1553B 컨트롤러 대신 Actel 1553BRM 코어를 사용하며 통신칩의 AMBA 버스상에 연결을 위해 Aeroflex Gaisler에서 개발 된 B1553BRM Wrapper를 사용한다. 본 논문에서는 차세대 저궤도 위성에서의 PCI기반의 1553B 통신 소프트웨어의 구조와 통신방법에 대해서 기술하고 탑재소프트웨어 레벨의 태스크를 통한 1553B 처리방식에 대해서 설명한다. 그리고 시뮬레이터 및 실제 하드웨어에서 테스트 된 결과에 대해 설명한다.

• 한국항공우주학회지
• /
• 제35권6호
• /
• pp.556-563
• /
• 2007

저 비용으로 개발되는 초소형 위성의 경우 개발비용을 줄이기 위해서 상용제품(COTS; Commercial-Off-The Shelf)을 많이 사용하는 추세이며, 따라서 실제 위성을 운용하고 데이터를 수집 처리하는 명령 및 데이터 처리계(C&DH; Command and Data Handling)도 상용 컨트롤러를 중심으로 설계 및 개발되고 있다. 하지만 상용 컨트롤러는 그 기능이 제작사의 규격에 따라 한정되어 있기 때문에 다양한 인터페이스를 갖는 위성 개발에 적용할 경우 별도의 인터페이스 회로 구성이 필수적이다. 따라서 상용 컨트롤러가 지원하지 못하는 다수의 디지털 인터페이스를 쉽게 확장하고 SEU 보상을 위해서 FPGA(Field Programmable Gate Array)를 이용한 다중 디지털 데이터 처리 시스템(MDDCS; Multi Digital Data Control System)을 개발하였다. 개발 언어로 VHDL(Very High Speed Integrated Circuits Hardware Description Language)을 사용하였으며 Actel의 A3P1000에 구현하였다.

• 전기학회논문지P
• /
• 제52권1호
• /
• pp.20-27
• /
• 2003

In this study, we designed and made Ultrasonic motor-digital multi controller(USM-DMC) using FPGA chip, A54SX72A made in Actel Corporation. By the minute, USM-DMC can adjust the frequency, duty ratio, and phase difference parameters of USM by digital input to be each 11bit from PC. Therefore, when we use this controller, it is possible to apply typical three parameters individually as well as multi-parameters simultaneously to control the speed and the torque. What is more, the strongest point is that it can trace frequency based on optimized frequency as compared with the phase difference because we can input optimized resonant frequency while in motoring. And we test the speed of USM with the adjustment of multi-parameters, the phase difference-frequency. As the result of the test, in the case of the multi-parameters of the phase difference and frequency, the speed characteristic is more linear and stable, and wider in the range of control than the single-parameter of the phase difference or the frequency.

• 전기전자학회논문지
• /
• 제2권2호
• /
• pp.225-232
• /
• 1998

Currently NTSC, PAL, and SECOM are widely used for TV broadcasting systems. In Korea, NTSC has been used to reduce transmission bandwidth and broadband flickers using the Interlaced scanning method. Image data in the Interlaced scanning method require De-interlacing compensation for PC-based multimedia applications. The existing compensation algorithms such as ZOI, FOI, and ELA provieds simple computations and effective image compensation while the PSNR is low and horizontal and vertical edges are hardly detected. In this paper, the ADI(Adaptive De-Interlacing) algorithm that can increase PSNR and detect horizontal and vertical edges is proposed and a hardware system is implemented using three ACTEL 1020B FPGA chips. The system consists of the algorithm part implemented using two FPGAs and the memory control part implemented using rest one. Also the system operation is investigated for real time processing.

• 한국통신학회논문지
• /
• 제21권6호
• /
• pp.1533-1545
• /
• 1996

In this paper, the design and implementation of echo canceller with new variable step size algorithm is discussed. The method used in the new algorithm is to periodically adopt the test function which helps an optimal coefficient tracking. This algorithm outperforms LMS and VS algorithms in convergence speed and steady state error. As the period of test function is decreased, the speed of convergence is improved, but the number of calculation is increased, then the trade off between these parameters must be considered. Simulation results show new algorithm outperforms LMS and VS algorithms in convergence rate. For the design of hardware, circuit is designed with VHDL, and synthesized with Act1 withc is a FPGA library of ActelTM in use of synovation of InterGraph$^{TM}$. Verification of the synthesized circuit is carried out with simulator DLAB. The circuit based on the algorithm which is suggested in this paper calculated 7 radix places of inary number. A simulation data for the verification is based on the data of algorithm simulation. When the same input data is applied to the both simulation, output results of circuit simulation had slight difference in compare with that of algorithm simulation. The number of used gate is about 5,500 and We have 5.53MHz in maximum frequency.y.

• 한국정보통신학회논문지
• /
• 제1권1호
• /
• pp.21-33
• /
• 1997

앞으로의 트랜스포트 프로토콜은 Gbps이상의 처리율, 다양한 기능 및 응용에 따른 융통성 있는 적용이 가능해야 한다. 이를 위해서 새로운 트랜스포트 프로토콜의 개발 또는 VLSI를 이용한 프로토콜의 하드웨어적인 구현등이 연구되고 있다. 프로토콜의 처리율을 높이려면 구조가 간단해야 하지만 다양한 기능을 제공하고 융통성 있는 적용이 가능하려면 프로토콜이 복잡해진다. 그러나 앞으로의 통신망은 에러발생 확률이 낮아질 것이므로 트랜스포트 프로토콜은 고정된 일을 반복 수행하게 될 것이다. 본 논문에서는 이러한 특성을 이용하여 설계되고 제안된 UP 프로토콜을 VHDL을 이용하여 하드웨어적으로 설계하고 Actel FPGA Chip을 이용하여 구현하였다. MTP 프로토콜은 정보평면과 제어평면으로 구성된다. 정보평면은 에러가 발생되지 않는 한 프로토콜 상태 정보에 관계없이 사용자 정보를 전달하는 고정된 일을 반복하고 제어평면은 프로토콜 상태정보에 따라 정보평면의 동작을 제어한다. 하드웨어적으로 구현된 MTP의 처리율은 정보평면에 의해 좌우되고 700 Mbps이상이 된다.

• 한국항공우주학회지
• /
• 제33권7호
• /
• pp.98-105
• /
• 2005

본 연구는 통신위성 원격측정명령처리기 성능검증모델 CCSDS 원격명령 암호복호 검증에 관한 것이다. 원격측정명령처리기 실험모델에 적용되었던 DES CFB 암호화 알고리즘의 보안성을 보다 강화하기 위해 3개의 키를 사용하는 3DES CFB 알고리즘을 원격측정명령처리기 성능검증모델에 구현하고 그것의 동작을 검증하였다. 3DES CFB 알고리즘에 따른 증가된 KEY와 IV를 위해 외부에 PROM을 두도록 하고 설정된 Index에 대한 키 및 IV를 가져와서 복호화 하도록 하였다. 설계된 3DES CFB 코어의 타이밍 시뮬레이션을 통해 동작 검증 후 Actel사의 A54SX32 FPGA에 구현하였다. 원격측정명령처리기 성능검증모델의 원격명령 암호 복호화 기능 검증을 위한 시험환경을 구축하고 원격측정명령처리기 성능검증모델에 원격명령 전송, 암호 복호화 후 수행코드 모니터링 및 수행에 의한 LED On/Off 확인을 통해 3DES CFB 원격명령 복호화 기능을 검증하였다.

• 대한가정학회지
• /
• 제12권34호
• /
• pp.743-769
• /
• 1974

Au debut I'habit Iiturgique ne differait de I'habit de fete du simple citoyen que par sa richesse. C'est seulement quand, dans la vie courante, on adopta la robe courte que le vetememt liturgique commenca a se distinguer, meme par la forme, du costume civil. Les ornements liturgiques, en effet, ne sont qu'une forme stylisee de l'habit de fete de la fin de l'Empire Romain (du IIIeme au Veme siecle). Pour une ceremonie religieuse on se presente bien habille. Le meme sentiment de respect des choses sacrees a amene deja, vers la fin de l'antiquite chretienne, a donner au pretre un vetememt liturgique special. Pour celebrer la messe, le pretre revet par-dessus sa soutane un costume special, compose de l'amict, de l'aube, du cordon, du manipule, de l'etole et de la chasuble. Aux messes solennelles, les eveques ajoutent a ces ornements des bas et sandales, des gants, la tunique et la dalmatique avee la mitre ; en certain cas, les archeveques y joingnent le pallium. Aux messes solennelles, le diacre porte sur ; l'aube le manipule et la tunique. De ces pieces du costume liturgique, on dira brievement, apres leur emploi et leur forme actel, l'origine et l'histoire, mais seulement apres avoir marque les lignes generales parition et des transformations du costume liturgique dans son ensemble. L'evolution du costume liturgique a partir du XIIIeme siecle peut se resumer en quelques mots en raison souvent de la lourdeur des riches etoffes (velours et brocarts) et de l'importance donne a la decoration, toujours par rechereche d'une plus grande commodite on a abandonne lentement d'abord, puis rapidement adapte a partir du XVI eme siecle, les formes amples pour des formes courtes et etriquees. Il faut faire quelques exceptions qui marquent l'influence des gouts decoratifs de gouts epoque : La periode de 1700 a 1850 marque la complete decadence du costum liturgique. On a depuis essaye de lui rendre sa beaute et aussi sa signification symbolique, par un retour aux etoffes et a la decoration de la deuxieme partie du moyen age. Souhations que, sous la direction des liturgistes, en respectant l'essentiel de la liturgie aujourd'hui, avec le concours d'artistes epris du sens liturgique et des connaisseurs des tradtions et de toutes les ressources actuelles on trouve des costumes liturgiques adaptes a notre temps dans un style plus simple et correspondant au besoins actuels.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 학술대회 논문집 전문대학교육위원
• /
• pp.187-190
• /
• 2002

In contrast to conventional electromagnetic motor, USM(Ultrasonic Motor), as piezoelectric ceramic applying ultrasonic mechanical vibration and as frictional-movement type motor, get rotational torque by elastic friction between stator and rotator, The USM, which is small motor without iron cores and coil as a simple structure, has little load weight, has character of high torque at low speed, and can apply a direct drive type without deceleration gear as low speed type. A response of USM from control input is satisfactory, and also generates much torque in low speed driving, and holding torque is much without supplying power. In this study, I designed and made Ultrasonic motor-digital multi controller(USM- DMC) using FPGA chip, A54SX72A made in Actel Corporation. By the minute, USM-DMC can control frequency, duty ratio, and phase difference of USM by llbit digital input from Pc. Therefore, when we use this controller, we can apply to typical parameter, frequency, phase difference, and voltage parameter, to control as well as we can do mixing control like phase-frequency, phase-voltage, frequency-voltage, frequency-phase-voltage, What is more, the strongest point is that it can trace frequency based on optimized frequency because we can input optimized resonant frequency while in motoring.