• 제목/요약/키워드: AIS 동기상태

검색결과 3건 처리시간 0.017초

정박선의 AIS 데이터 분석

  • 김병옥
    • 한국항해항만학회:학술대회논문집
    • /
    • 한국항해항만학회 2014년도 추계학술대회
    • /
    • pp.111-113
    • /
    • 2014
  • AIS의 항해상태 정보는 사용자가 수동으로 변경 입력해야 하는 정보이며, 항해상태 정보에 따라 AIS의 동적정보 전송주기는 자동으로 변하게 된다. 정박 또는 묘박선의 경우 AIS 항해상태 정보를 정확하게 입력하지 않으면 동적정보가 불필요하게 자주 발신되어 AIS의 슬롯 점유율을 높이는 결과를 초래한다. 본 논문에서는 정박선의 AIS 데이터를 수신하여 비정상적으로 동적정보가 전송되는 경우를 분석하였으며, 이를 보완하기 위한 방안으로 AIS 동적정보 전송 주기의 변경을 제안하였다.

  • PDF

내부 GPS가 AIS 작동에 미치는 영향 분석 (Analysis on the AIS functioning effect by the internal GPS)

  • 김병옥
    • 한국항해항만학회:학술대회논문집
    • /
    • 한국항해항만학회 2015년도 춘계학술대회
    • /
    • pp.293-295
    • /
    • 2015
  • AIS의 내부 GPS는 UTC 동기 설정에 사용되며, AIS가 내부 GPS에 직접적으로 동기를 맞추지 못하면 직접동기를 하고 있는 주변 기지국 또는 선박국에 간접동기를 맞추도록 되어 있다. 그러나 내부 GPS 수신 상태가 불량하거나 GPS 접속 설정이 잘못된 경우 미송신이 발생하거나 잘못된 동적정보를 제공하는 등 AIS 동작에 오류가 발생하고 있다. 여기에서는 내부 GPS가 불량할 경우 AIS 작동에 어떤 영향을 미치는지 분석하였다.

  • PDF

SDH와 SONET망의 동기화를 위한 포인터 해석기의 FPGA 구현 (FPGA Implementation of a Pointer Interpreter for SDH/SONET Network Synchronization)

  • 이상훈;박남천;신위재
    • 융합신호처리학회논문지
    • /
    • 제5권3호
    • /
    • pp.230-235
    • /
    • 2004
  • 본 논문에서는 동기식 광전송망인 SDH와 SONET망의 동기화를 위해 적용되는 포인터 해석기의 FPGA 구현을 다룬다. 설계된 포인터 해석기는 포인터 추출 모듈과 포인터 해석 모듈로 구성된다. 포인터 추출 모듈은 6480진 카운터, 시프트레지스터, 포인터 워드 동기화 블록으로 구성되며, 51.84 Mb/s AU-3/STS-1 프레임 데이터에서 프레임 동기신호에 의해 H1, H2 포인터 워드 값을 찾고 이를 8 분주하여 바이트 레벨의 6.48 Mb/s로 동기화 시킨다. 포인터 해석 모듈은 majority vote, 포인터 워드 유ㆍ무효 검사, 포인터 정렬판단, NORM, AIS, LOP 상태 검사 블록들로 구성되며, 포인터 추출 모듈에서 추출한 동기화된 포인터 워드를 포인터 상태 천이 알고리즘에 의하여 주요 포인터 상태인 LOP, AIS, NORM으로 해석하고 포인터 정렬을 판단한다. VHDL로 설계하여 Xilinx Virtex XCV200PQ240 FPGA 칩으로 구현된 포인터 해석기의 시뮬레이션 결과는 프레임 데이터에서의 포인터 워드의 정확한 추출과 추출된 포인터 값에 따른 각종 포인터 상태를 판단함을 보여주었다. 본 논문에서 제시한 포인터 해석기는 광전송시스템의 수신 종단노드에서 155 Mb/s STM-1/STS-3 프레임의 포인터 해석을 위해 적용할 수 있어 SDH와 SONET망 모두에 활용할 수 있는 이점이 있다.

  • PDF