• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.189-189
• /
• 2010

최근 연구와 생산에 가속이 붙기 시작한 AMOLED는 모두 LTPS TFT를 사용하고 있다. LTPS TFT는 높은 전자 이동도를 가지고 있기 때문에 현재 각광 받는 AMOLED에 잘 맞는다. 하지만 LTPS TFT는 균일성이 낮고 고비용이라는 문제점이 있으며, 현재 대면적 기술이 부족한 상태이다. 극복방안으로 AMOLED를 타겟으로 하는 Oxide TFT와 a-Si TFT의 기술이 발전되고 있다. Oxide TFT는 AMOLED backplane으로 사용될 수 있는 강력한 후보 중의 하나이다. Oxide TFT는 단결정 산화물과 다결정 복합 산화물 두 가지 범주를 가지고 있다. 본 연구에서는 다결정 Oxide TFT의 하나인 ZTO TFT를 연구함으로서 Engineer의 근본적 이슈인 저비용에 초점을 맞추어 소자특성을 확인해보도록 한다. n-type wafer 에 PE-CVD 장비를 이용하여 SiNx를 120 nm 증착하고, channel layer인 ZTO 용액을 spin-coating을 이용하여 형성하였다. 균일하게 형성된 ZTO의 결정을 위하여 $500^{\circ}C$에서 1시간 동안 공기 중에서 annealing을 하였다. 과정을 거친 ZTO는 약 30 nm 두께로 형성되었다. Thermal evaporator를 이용하여 Source, Drain의 전극을 형성 하고, wafer 뒷면에는 Silver paste를 이용하여 Gate를 형성하였다. 제작된 소자를 dark room temperature 에서 측정 하였다. 측정된 소자는 우수한 전기적 특성과 0.96 cm2/Vs 인 이동도를 얻어냈다. 이러한 소자의 안정성에 따른 전기적 특성을 관측하기 위하여 상온에서 $100^{\circ}C$ 까지의 온도 스트레스를 주었다. Stress에 따른 소자는 상온에서 시작하여 온도가 올라갈수록 이동도가 낮아지고, 문턱전압 증가와 SS이 커짐을 알 수 있었다. 캐리어의 운동 매커니즘에서 온도가 올라가면 격자진동의 영향을 크게 받음으로서 캐리어의 이동도가 낮아져 전기적 특성이 낮아지는 점이 본 연구에도 적용됨을 알 수 있었다. 본 연구를 통하여 화학적 안정성을 지닌 소자라는 점과 더불어 여타 TFT공정에 비하여 현저히 낮은 공정비용을 통하여 AMOLED가 요구하는 수준의 특성에 가까운 소자를 제작할 수 있다는 것을 확인하였으며 앞으로의 추가적인 연구에 따라서 더욱 완성된 공정기술을 기대할 수 있었다.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2004년도 Asia Display / IMID 04
• /
• pp.119-123
• /
• 2004

This paper describes low temperature poly-Si (LTPS) TFT system on glass (SOG) technology developed in NEC. High resolution SOG-LCDs such as a 230 ppi reflective type LCD, a 2.5", 333 ppi 2D/3D autostereoscopic LCD, and a 2.1" single voltage driven full integration LCD for mobile applications and a 0.9", XGA light valve for projectors are reviewed from the perspective of the high resolution technologies

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2003년도 International Meeting on Information Display
• /
• pp.630-633
• /
• 2003

Integrating the driver circuitry directly onto the glass substrate would be one of the advantages of polycrystalline Si (poly-Si) TFT-(LCD). Low-temperature poly-Si TFT(LTPS) is well-suited for higher-definition display applications due to its intrinsically superior electrical characteristics. In order to improve LTPS electrical characteristics, currently the excimer laser-induced crystallization (ELC) processes and sequential lateral solidification method were developed. Grain size of the poly-Si is mainly affected by beam pitch and energy density. Key parameter for making a larger poly-Si using excimer laser annealing(ELA) and increasing a throughput is due to increase in beam pitch and energy density to a certain degree. Furthermore, thin $SiO_{2}$ capping is effective to suppress the protrusion of the poly-Si thin films and to reduce the interface state density. From the ELA process, we are able to control grain size by varying different parameters such as number of shots and energy density.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2004년도 Asia Display / IMID 04
• /
• pp.446-449
• /
• 2004

We developed a dynamic logic architecture which resulted better leakage current, lower power consumption and less area compared to the conventional dynamic logic structures. We demonstrated the advantage from HSPICE simulation and test chip design has been completed.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.375-375
• /
• 2012

최근 차세대 평판 디스플레이의 응용에 많은 주목을 받고 있는 AMOLED의 경우 전류구동 방식이기 때문에 a-Si TFT 보다는 LTPS-TFT가 요구되며, 대면적 기판에서의 결정립 크기의 균일도가 매우 중요한 인자이다. 비정질 실리콘 박막 상부 혹은 하부에 도전층을 개재하고, 상기도전층에 전계를 인가하여 그것의 주울 가열에 의해 발생한 고열에 의해 비정질 실리콘 박막을 급속 고온 고상 결정화하는 방법에 관한 기술인 JIC (Joule-heating Induced Crystallization) 결정화 공정은 기판 전체를 한번에 결정화 하는 방법이다. JIC 결정화 공정에 의하여 제조된 JIC poly-Si은 결정립 크기의 균일성이 우수하며 상온에서 수 micro-second내에 결정화를 수행하는 것이 가능하고 공정적인 측면에서도 별도의 열처리 Chamber가 필요하지 않는 장점을 가지고 있다. 그러나 고온 고속 열처리 방법인 JIC 결정화 공정을 수행 하면 Arc에 의하여 시편이 파괴되는 현상이 발견되었다. 본 연구에서는 Arc현상의 원인을 파악하기 위해 전압 인가 조건 및 시편 구조 조건을 변수로 결정화실험을 진행하였다. ARC가 발생하는 Si층과 Electrode 계면을 식각 분리하여 Electrode와 Si층 사이의 계면이 형성되지 않는 조건에서 전계를 인가하는 실험을 통하여 JIC 결정화 공정 중 고온에 도달하게 되면, a-Si층이 변형되어 형성된 poly-Si층이 전도성을 띄게 되고 인가된 전압이 도전층과 Poly-Si 사이에 위치한 $SiO_2$의 절연파괴(Dielectric breakdown)전압보다 높을 경우 전압 인가 방향에 수직으로 $SiO_2$가 절연 파괴되며 면저항 형태의 전도층의 단락이 진행되며 전도층이 완전히 단락되는 순간 Arc가 발생한다는 것을 관찰 할 수 있었다. 본 실험의 연구 결과를 바탕으로 Arc 발생을 방지하는 다양한 구조의 Equi-Potential 방법이 개발되었다.

• 대한전자공학회논문지SD
• /
• 제46권1호
• /
• pp.98-106
• /
• 2009

본 논문에서는 ultra mobile PC (UMPC) 및 휴대용 기기 시스템 같이 고속으로 동작하며 고해상도 저전력 및 소면적을 동시에 요구하는 16M-color low temperature Poly silicon (LTPS) thin film transistor liquid crystal display (TFT-LCD) 응용을 위한 1:12 MUX 기반의 1280-RGB $\times$ 800-Dot 70.78mW 0.13um CMOS LCD driver IC (LDI) 를 제안한다. 제안하는 LDI는 저항 열 구조를 사용하여 고해상도에서 전력 소모 및 면적을 최적화하였으며 column driver는 LDI 전체 면적을 최소화하기 위해 하나의 column driver가 12개의 채널을 구동하는 1:12 MUX 구조로 설계하였다. 또한 신호전압이 rail-to-rail로 동작하는 조건에서 높은 전압 이득과 낮은 소비전력을 얻기 위해 class-AB 증폭기 구조를 사용하였으며 고화질을 구현하기 위해 오프 셋과 출력편차의 영향을 최소화하였다 한편, 최소한의 MOS 트랜지스터 소자로 구현된 온도 및 전원전압에 독립적인 기준 전류 발생기를 제안하였으며, 저전력 설계를 위하여 차세대 시제품 칩의 source driver에 적용 가능한 새로운 구조의 slew enhancement기법을 추가적으로 제안하였다. 제안하는 시제품 LDI는 0.13um CMOS 공정으로 제작되었으며, 측정된 source driver 출력 정착 시간은 high에서 low 및 low에서 high 각각 1.016us, 1.072us의 수준을 보이며, source driver출력 전압 편차는 최대 11mV를 보인다. 시제품 LDI의 칩 면적은 $12,203um{\times}1500um$이며 전력 소모는 1.5V/5.5V 전원 저압에서 70.78mW이다.

• 대한전자공학회논문지SD
• /
• 제44권2호
• /
• pp.104-112
• /
• 2007

본 논문에서는 저온 다결정 실리콘 공정에서 얻어지는 박막트랜지스터를 이용하여 $7{\times}7$ 병렬처리 곱셈기를 설계하였다. 7개의 부분곱은 Folding 회로를 기본으로 설계된 다치 논리 회로(7-3 Compressor)와 3-2 Compressor를 통해 2비트로 출력되어 Carry Propagating Adder로 전달되는 구조를 통해 Carry전달 지연을 최소화하여 연산속도를 향상시켰다. 그리고 전류모드로 동작하는 곱셈기에서 사용되는 전류원을 부분적으로 차단함으로써 전력소모를 감소시켰다. HSPICE 시뮬레이션 과정을 통해 제안된 곱셈기는 Wallace Tree 곱셈기에 비해 PDP(Power Delay Product)가 23%, EDP(Energy Delay Product)가 59%, 연산 속도가 47% 향상됨을 확인하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.244-244
• /
• 2010

최근 활발히 연구되고 있는 AMOLED는 평판 디스플레이 분야를 이끌어 갈 차세대 선두 주자로 크게 주목 받고 있다. AMOLED는 전압 구동 방식인 AMLCD와 다르게 전류 구동 방식으로 a-Si TFT 보다 LTPS-TFT 사용이 요구되며, 대면적 기판으로 갈수록 결정립의 균일도가 매우 중요한 인자로 작용한다. 현재 양산이 가능한 AMOLED는 핸드폰이나 15인치 TV정도로 크기가 소형이며 대형 TV나 컴퓨터 모니터 등을 양산하기 위해 많은 방법이 시도되고 있다. 양산체제에서 사용되는 결정화 방법으로는 ELC가 가장 많은 부분을 차지하고 있다. 그러나 레이저를 사용하는 ELC 방법은 대면적으로 갈수록 레이저 빔 자체의 불균일성, shot to shot 불균일성, 레이저빔 중첩의 부정확도 등으로 인한 균일도의 부정확성이 커짐으로 인한 mura 현상이 나타나고 레이저 장비의 사용에 대한 비용 부담을 피할 수 없다. 따라서 non-laser 방식에 결정화 방법이 요구되나 SPC 경우는 상대적으로 고온에서 장시간이 걸리고, MIC 뿐만 아니라 MIC 응용 방법들은 금속 오염에 대한 문제가 발생하고 있는 실정이다. 이러한 문제로 인하여 결정립 크기의 균일도가 우수한 다결정 실리콘 박막을 제조하는 신기술에 대한 필요성이 매우 높은 실정이다. 본 연구에서는 비정질 실리콘 박막 상부 혹은 하부에 도전층을 개재하고, 상기 도전층에 전계를 인가하여 그것의 주울 가열에 의해 발생한 고열로 비정질 실리콘 박막을 급속 고온 고상 결정화하는 방법에 관한 기술인 JIC (Joule-heating Induced Crystallization) 결정화 공정을 개발하였다. 본 공정은 상온에서 수 micro-second 내에 결정화를 수행하는 것이 가능하며 도전층과 실리콘 박막 사이에 barrier층 삽입를 통하여 금속 오염을 막을 수 있으며 공정적인 측면에서도 별도의 chamber가 필요하지 않는 장점을 가지고 있다. 본 논문에서는 JIC 결정화 공정 조건에 따른 결정화 기구 및 JIC poly-Si의 미세구조 및 물리적 특성에 관한 논의가 이루어질 것이다.

• 실천공학교육논문지
• /
• 제10권2호
• /
• pp.125-129
• /
• 2018

이 논문은 LTP 퍼니스의 최적화 된 내부 유동과 온도의 균일성에 대한 수치 해석에 관한 것이다. 반도체 제조 공정에서 실리콘 웨이퍼를 어닐링하기 위한 기능을 수행한다. 특히 챔버 내부의 최고 온도를 약 $400^{\circ}C$의 고온으로 유지하여 웨이퍼를 보강한다. 공정이 고온에서 완료되면 열 교환기를 통해 온도를 낮추고 이를 수행하기 위한 작업이 반복된다. 이 논문에서 최종적인 목표는 LTPS 퍼니스의 유동 해석을 통해 챔버의 단열 공급과 배기 구조의 최적 설계를 도출하는 것과 교육과정 개발을 위한 사례 발굴에 있다.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2007년도 7th International Meeting on Information Display 제7권2호
• /
• pp.1168-1171
• /
• 2007

Integrating systems on TFT-LCD panels is more and more popular for the mobile display application. However, it may not be necessary to use LTPS TFT devices. A-Si TFTs are used to integrate systems on TFT-LCD panels, especially scan (gate) drivers. To further reduce the chip size of driver IC, the triplegate pixel structure is developed. Therefore, the number of the source lines is reduced to 1/3 times.