• 제목/요약/키워드: 4-bit soft-decision

검색결과 20건 처리시간 0.025초

인터리빙 구조를 갖는 메모리의 스크러빙 기법 적용에 따른 신뢰도 해석 (Reliability Analysis of Interleaved Memory with a Scrubbing Technique)

  • 류상문
    • 제어로봇시스템학회논문지
    • /
    • 제20권4호
    • /
    • pp.443-448
    • /
    • 2014
  • Soft errors in memory devices that caused by radiation are the main threat from a reliability point of view. This threat can be commonly overcome with the combination of SEC (Single-Error Correction) codes and scrubbing technique. The interleaving architecture can give memory devices the ability of tolerating these soft errors, especially against multiple-bit soft errors. And the interleaving distance plays a key role in building the tolerance against multiple-bit soft errors. This paper proposes a reliability model of an interleaved memory device which suffers from multiple-bit soft errors and are protected by a combination of SEC code and scrubbing. The proposed model shows how the interleaving distance works to improve the reliability and can be used to make a decision in determining optimal scrubbing technique to meet the demands in reliability.

AWGN 환경에서 트렐리스 부호화된 8-PSK의 검파성능 개선에 관한 연구 (A Study on the Performance Improvement of the Detection of Trellis-Coded 8-PSK in AWGN Channel)

  • 이종석
    • 한국음향학회:학술대회논문집
    • /
    • 한국음향학회 1998년도 학술발표대회 논문집 제17권 2호
    • /
    • pp.211-214
    • /
    • 1998
  • TCM(Trellis-Coded Modulation)은 대역폭과 전력이 제한된 채널환경에서 채널부호화 기술과 변조기술을 결합시켜 대역폭의 증가없이 에러정정능력을 개선시키는 통신 기술이다. 본 논문에서는 TCM 신호의 복호시 사용되는 Viterbi decoder에서 traceback depth의 감소에 따른 BER(Bit Error Rate)의 증가를 개선하기 위해 수신부에서 설정하는 traceback depth를 주기로 blocking하여 TCM encoder의 입력시퀀스에 zero padding bits를 추가시키는 새로운 알고리듬을 제안한다. 모의실험결과, traceback depth가 50인 hard decision의 경우 약 2~2.5dB, 4-level soft decision과 8-level soft decision의 경우 약 0.3~2dB의 coding gain을 얻을 수 있었다.

  • PDF

길쌈부호를 수평부호로 가지는 곱부호의 복호를 위한 유한 연판정 데이터 결합 (Finite Soft Decision Data Combining for Decoding of Product Codes With Convolutional Codes as Horizontal Codes)

  • 양필웅;박호성;홍석범;전보환;노종선;신동준
    • 한국통신학회논문지
    • /
    • 제37권7A호
    • /
    • pp.512-521
    • /
    • 2012
  • 본 논문에서는 곱부호를 위한 연판정 데이터의 결합을 이용한 복호 기법을 유한 비트 연판정만을 적용하여 사용할 수 있도록 새로운 연판정 데이터의 결합 법칙을 제시한다. 기존의 무한 연판정을 이용한 복호 기법은 복잡한 tanh 연산에 기반을 두고 있으므로 높은 연산 복잡도와 함께 하드웨어에 적용하기 어려운 단점이 있다. 따라서 기존 복호 기법에서 이용되는 연산들을 분석하여 작성한 간단한 연산 테이블을 이용하여 복호하는 방법을 제시한다. 또한 연판정 데이터를 적용하기 용이한 길쌈부호를 곱부호의 수평부호로 이용하였을 때 연판정 데이터의 결합 방식을 찾는 방법을 제시하고 모의 실험을 통해 성능을 검증한다. 제안된 알고리듬은 4비트 유한 연판정을 적용한 길쌈부호를 곱부호의 수평부호로 이용하였을 때 무한 연판정을 적용한 경우의 성능에 근접함을 보였다.

TransferJet 시스템의 성능분석 (Performance Analysis of a TransferJet System)

  • 박경원;위정욱;서정욱;전원기
    • 한국항행학회논문지
    • /
    • 제16권5호
    • /
    • pp.810-816
    • /
    • 2012
  • 본 논문에서는 근접 전기유도 무선통신 시스템의 표준 기술인 TransferJet 시스템의 BER(Bit Error Ratio) 성능이 분석된다. TransferJet 시스템은 타 무선통신 시스템들과 비교해서 짧은 통신 범위(즉, 무선통신환경에서 높은 보안성), 더 적은 다중경로 왜곡, 그리고 높은 전송률을 제공하는 장점이 있다. 수신신호를 복조하기 위하여 TransferJet 수신단의 역확산기와 복조기에 연판정 결합(SC: soft-decision combining) 혹은 경판정 결합(HC: hard-decision combining)이 적용될 수 있다. 확산계수가 4이상인 경우에 SC 방식은 HC에 비하여 최소 2 dB의 SNR 이득을 제공한다. 또한, 모의실험 결과로부터, 3비트 양자화는 이중-정밀 부동소수점과 거의 동일한 성능을 제공하기 때문에 TransferJet 시스템에서 SC 방식에 대한 최적 양자화 비트는 3비트로 결론지을 수 있다.

부호화된 4+12+16 APSK를 위한 근사화된 연판정 디매핑 알고리즘 (Approximated Soft-Decision Demapping Algorithm for Coded 4+12+16 APSK)

  • 이재윤;장연수;윤동원
    • 한국통신학회논문지
    • /
    • 제37A권9호
    • /
    • pp.738-745
    • /
    • 2012
  • 본 논문에서는 부호화된 4+12+16 APSK에 대하여 낮은 복잡도를 갖는 근사화된 연판정 디매핑 알고리즘을 제안한다. 제안된 알고리즘을 도출하기 위해 4+12+16 APSK의 결정 경계를 근사화하고, 그 근사화된 결정 경계로부터 각 비트에 대한 LLR 값을 계산한다. 새롭게 제안된 알고리즘은 기존의 max-log 알고리즘보다 곱셈 계산 수를 상당히 줄여 수신기 복잡도를 크게 낮출 수 있으며, 낮은 복잡도로 인한 BER 성능 열화를 약 1.1dB 이하로 줄일 수 있다.

연성판정 비터비 복호기의 최적 BER 성능을 위한 오프셋 크기와 양자화 간격에 관한 성능 분석 (A new spect of offset and step size on BER perfermance in soft quantization Viterbi receiver)

  • 최은영;정인택;송상섭
    • 한국통신학회논문지
    • /
    • 제27권1A호
    • /
    • pp.26-34
    • /
    • 2002
  • IS-95 또는 IMT-2000 등의 이동통신 시스템에서는 10~20msec 길이의 프레임 단위로 정보를 교환하게 되므로 수신측에서는 이와 같은 크기의 프레임을 저장할 버퍼가 필요하다. 연성판정 비터비 복호기를 사용할 때, 이를 위한 버퍼의 크기, 즉 한 프레임에 들어 있는 비트 수는 길쌈부호의 부호율(1 대 n), 전송속도(bps), 그리고 연성판정 비트 수에 비례하여 증가한다. 본 논문에서는 연성판정 비트 수를 4 비트에서 3 비트로 낮추면서 비터비 복호기의 성능 저하를 줄이기 위한 양자화 방법을 제안한다. 연성판정 비트 수(4,3,2,1)별로 양자화 판정 기준 점의 오프셋 크기와 양자화 간격에 대해 비터비 복호기의 성능을 AWGN 환경에서 시뮬레이션 하였고, 이를 토대로 최적의 BER 성능을 갖는 오프셋 크기와 양자화 간격을 결정하였다. 그 결과로서 4 비트 연성판정의 성능에 근접하는 3비트 연성판정 양자화 방법을 도출하였고, IS-95(4 비트)의 최대 40배의 전송속도를 지원하는 IMT-2000 시스템에 적용하였을 대 미미한 성능 손실(-0.05 dB)을 유지하면서 입력 버퍼의 크기를 3/4 배로 줄일 수 있음을 보였다. 또한, 다양한 전송속도에 따라 반복된 누산 입력신호를 제안된 비트 수로 변환하기 위한 최적 SMT(symbol metric table)를 고안하였다.

A Bit-level ACSU of High Speed Viterbi Decoder

  • Kim, Min-Woo;Cho, Jun-Dong
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제6권4호
    • /
    • pp.240-245
    • /
    • 2006
  • Viterbi decoder is composed of BMU(Branch metric Unit), ACSU(Add Compare Select Unit), and SMU(Survivor path Memory Unit). For high speed viterbi decoders, ACSU is the main bottleneck due to the compare-select and feedback operation. Thus, many studies have been advanced to solve the problem. For example, M-step look ahead technique and Minimized method are typical high speed algorithms. In this paper, we designed a bit-level ACSU(K=3, R=1/2, 4bit soft decision) based on those algorithms and switched the matrix product order in the backward direction of Minimized method so as to apply Code-Optimized-Array in order to reduce the area complexity. For experimentation, we synthesized our design by using SYNOPSYS Design compiler, with TSMC 0.18 um library, and verified the timing by using CADENCE verilog-XL.

메모리 최적화를 위한 Viterbi 디코더의 설계 (A design of Viterbi decoder for memory optimization)

  • 신동석;박종진김은원조원경
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 1998년도 하계종합학술대회논문집
    • /
    • pp.285-288
    • /
    • 1998
  • Viterbi docoder is a maximum likelihood decoding method for convolution coding used in satellite and mobile communications. In this paper, a Viterbi decoder with constraint length of K=7, 3-soft decision and traceback depth of $\Gamma$=96 for convolution code is implemented using VHDL. The hardware size of designed decoder is reduced by 4 bit pre-traceback in the survivor memory.

  • PDF

IMT-2000용 비터비 복호기의 효율적인 설계 (Design of Viterbi Decoder for IMT-2000)

  • 정인택;송상섭
    • 한국정보통신학회논문지
    • /
    • 제5권1호
    • /
    • pp.67-72
    • /
    • 2001
  • 기존 IS-95 시스템과 달리 IMT-2000 시스템에서 사용되는 길쌈부호는 다양한 부호율을 가지며, 데이터 전송속도(최대 384 kbps) 또한 다양하다. 그리고 채널 부호화된 심볼들은 심볼율을 정합하기 위하여 최대 8번 반복하여 전송된다. 이로 인해 IMT-2000 시스템은 IS-95 시스템에 비해 데이터율이 최대 40배, 입력 버퍼가 80배 증가하게 된다. 이러한 하드웨어의 복잡도를 줄이기 위해 IS-95 시스템에서 채용된 비티비 복호기의 4비트 연성판정을 대치한 수 있는 3비트 연성판정이 필요하다. 이에 대해, 본 논문에서는 IMT-2000 시스템에 적용할 수 있으며, 4비트 연성판정 비터비 복호기를 대체할 수 있는 3비트 연성판정 비터비 복호기 구조를 제시하며, 심볼 반복율에 따라 증가된 심볼 표현을 위한 비트수를 3비트로 표현할 수 있는 새로운 SMT(Symbol Metric Table)를 생성한다.

  • PDF

오류 정정을 위한 Viterbi 디코더 설계 (A design of viterbi decoder for forward error correction)

  • 박화세;김은원
    • 정보학연구
    • /
    • 제3권1호
    • /
    • pp.29-36
    • /
    • 2000
  • Viterbi 디코더는 위성 과 이동 통신에서 많이 사용되고 있는 오류 정정 부호화 방법인 길쌈 부호기에 대한 디코더로서 사용되고 있으며 디코딩 알고리즘으로 최대 유사 디코딩 방법을 사용하고 있다. 본 논문에서는 길쌈부호화기에 대한 구속장 K=7 이며, 3-비트 연성 판정 및 역추적 길이 ${\Gamma}=96$ 인 Viterbi 디코더를 VHDL을 이용하여 설계하였다. 또한 survivor memory 내에 4비트 선행 역추적 알고리즘을 적용함으로써 설계된 디코더의 하드웨어 사이즈를 감소 시켰다.

  • PDF