• Title/Summary/Keyword: 3D multiplexer

Search Result 33, Processing Time 0.019 seconds

Improved Plasmonic Filter, Ultra-Compact Demultiplexer, and Splitter

  • Rahimzadegan, Aso;Granpayeh, Nosrat;Hosseini, Seyyed Poorya
    • Journal of the Optical Society of Korea
    • /
    • v.18 no.3
    • /
    • pp.261-273
    • /
    • 2014
  • In this paper, metal insulator metal (MIM) plasmonic slot cavity narrow band-pass filters (NBPFs) are studied. The metal and dielectric of the structures are silver (Ag) and air, respectively. To improve the quality factor and attenuation range, two novel NBPFs based on tapered structures and double cavity systems are proposed and numerically analyzed by using the two-dimensional (2-D) finite difference time domain (FDTD) method. The impact of different parameters on the transmission spectrum is scrutinized. We have shown that increasing the cavities' lengths increases the resonance wavelength in a linear relationship, and also increases the quality factor, and simultaneously the attenuation of the wave transmitted through the cavities. Furthermore, increasing the slope of tapers of the input and output waveguides decreases attenuation of the wave transmitted through the waveguide, but simultaneously decreases the quality factor, hence there should be a trade-off between loss and quality factor. However, the idea of adding tapers to the waveguides' discontinuities of the simple structure helps us to improve the device total performance, such as quality factor for the single cavity and attenuation range for the double cavity. According to the proposed NBPFs, two, three, and four-port power splitters functioning at 1320 nm and novel ultra-compact two-wavelength and triple-wavelength demultiplexers in the range of 1300-1550 nm are proposed and the impacts of different parameters on their performances are numerically investigated. The idea of using tapered waveguides at the structure discontinuities facilitates the design of ultra-compact demultiplexers and splitters.

System Development and IC Implementation of High-quality and High-performance Image Downscaler Using 2-D Phase-correction Digital Filters (2차원 위상 교정 디지털 필터를 이용한 고성능/고화질의 영상 축소기 시스템 개발 및 IC 구현)

  • 강봉순;이영호;이봉근
    • Journal of the Institute of Convergence Signal Processing
    • /
    • v.2 no.3
    • /
    • pp.93-101
    • /
    • 2001
  • In this paper, we propose an image downscaler used in multimedia video applications, such as DTV, TV-PIP, PC-video, camcorder, videophone and so on. The proposed image downscaler provides a scaled image of high-quality and high-performance. This paper will explain the scaling theory using two-dimensional digital filters. It is the method that removes an aliasing noise and decreases the hardware complexity, compared with Pixel-drop and Upsamling. Also, this paper will prove it improves scaling precisians and decreases the loss of data, compared with the Scaler32, the Bt829 of Brooktree, and the SAA7114H of Philips. The proposed downscaler consists of the following four blocks: line memory, vertical scaler, horizontal scaler, and FIFO memory. In order to reduce the hardware complexity, the using digital filters are implemented by the multiplexer-adder type scheme and their all the coefficients can be simply implemented by using shifters and adders. It also decreases the loss of high frequency data because it provides the wider BW of 6MHz as adding the compensation filter. The proposed downscaler is modeled by using the Verilog-HDL and the model is verified by using the Cadence simulator. After the verification is done, the model is synthesized into gates by using the Synopsys. The synthesized downscaler is Placed and routed by the Mentor with the IDEC-C632 0.65${\mu}{\textrm}{m}$ library for further IC implementation. The IC master is fixed in size by 4,500${\mu}{\textrm}{m}$$\times$4,500${\mu}{\textrm}{m}$. The active layout size of the proposed downscaler is 2,528${\mu}{\textrm}{m}$$\times$3,237${\mu}{\textrm}{m}$.

  • PDF

Development of a Device for Estimating the Optimal Artificial Insemination Time of Individually Stalled Sows Using Image Processing (영상처리기법을 이용한 스톨 사육 모돈의 인공수정적기 예측 장치 개발)

  • Kim, D.J.;Yeon, S.C.;Chang, H.H.
    • Journal of Animal Science and Technology
    • /
    • v.49 no.5
    • /
    • pp.677-688
    • /
    • 2007
  • 돼지를 포함한 대부분의 동물은 일정한 발정주기를 가지고 일정한 시기에 배란을 하는 자연배란동물이지만, 토끼, 고양이, 밍크 등의 암놈은 교미자극에 의해 배란이 일어나는 유기배란동물이다. 또한 1년에 한 번만 발정하는 단발정동물과 1년에 수차례 발정하는 다발정동물이 있다. 이 중에서 모돈은 1년에 수차례 발정하는 다발정 동물로서 발정기에 들면 비발정기와는 다른 행동을 나타낸다(Diehl 등, 2001). 양돈가의 수익을 최대화하기 위해서는 비생산일수를 최소로 줄여야 한다. 모돈의 비생산일수를 줄일 수 있는 한 가지 방법은 성공적으로 교배를 시키는 것이다. 이처럼 성공적으로 교배를 시키기 위해서는 수정적기를 정확히 예측해야 한다. 만약 수정적기를 정확히 판단하지 못하여 수태가 되지 않으면, 비생산일수가 늘어나 손실을 입게 된다. 따라서 수정적기를 정확히 판단하는 것은 모돈의 성공적인 인공수정에 있어서 중요한 요소이다. 수정적기는 배란이 일어나기 전 10시간에서 12시간 사이이며, 발정이 시작되는 시점을 기준으로 하였을 때 경산돈의 경우 26시간에서 34시간 사이이고 미경산돈의 경우는 18시간에서 26시간 사이이다(Evans 등, 2001). 현재 하루에 두 번 모돈의 발정을 확인하는 것이 일반화되어 있으며, 이 때 웅돈을 접촉시키거나 육안관찰을 통하여 발정 유무를 판단한다. 이러한 방법에는 숙련된 기술과 풍부한 경험이 요구될 뿐만 아니라 총 소요노동력의 30% 정도가 요구된다(Perez 등, 1986). 하루에 두 번밖에 발정을 감지하지 않기 때문에 발정이 언제 시작되었는지를 정확히 알 수 없으며, 또한 발정의 대부분이 새벽에 시작되므로 수정적기를 정확히 판단하기란 매우 어렵다. 만약 발정을 감지했더라도 적기에 인공수정을 하지 못한다면, 수태율이 낮아지므로 경제적 손실이 초래된다. 현재 이러한 문제점 때문에 2회에서 3회에 걸쳐 인공수정을 하고 있으나 이에 따른 소요비용과 소요노동력 등은 양돈가의 부담을 가중시키는 요인이 되고 있다. 돼지는 발정기가 되면 비발정기에 나타내지 않던 외음부의 냄새를 맡는 행동, 귀를 세우는 행동 및 승가허용 행동 등을 나타낸다(Diehl 등, 2001). 또한 돼지는 비발정기에 비하여 발정기에 더 많은 활동량을 나타낸다(Altman, 1941; Erez and Hartsock, 1990). Freson 등(1998)은 스톨에서 개별적으로 사육되고 있는 모돈의 활동량을 적외선센서를 이용하여 측정함으로써 발정을 86%까지 감지하였다고 보고하였다. 그러나 이 연구는 단지 모돈의 발정을 감지하였을 뿐 번식관리에 있어서 가장 중요한 수정적기의 판단 기준을 제시하지 못하였다. 따라서, 본 연구는 스톨에서 사육되는 모돈의 활동량을 측정함으로써 발정시작시각을 감지하고 이를 기준으로 인공수정적기를 예측할 수 있는 인공수정적기 예측 장치를 개발한 후 이의 성능을 농장실증실험을 통하여 시험하고자 수행되었다.