• 한국추진공학회지
• /
• 제21권3호
• /
• pp.61-67
• /
• 2017

본 연구에서는 VOF 기법을 이용하여 3D 그레인 형상의 연소표면적을 계산하는 프로그램을 개발하고 연소표면적 결과를 이용하여 내탄도 성능해석을 수행하였다. 연소표면적 계산 수행 시 격자 크기, 난류화염속도, 단위 계산시간을 기초로 한 매개변수의 의존성을 확인하고, 상용 3D 모델링 소프트웨어를 이용하여 산출한 면적 결과와 비교하였다. 개발 프로그램으로 산출한 연소표면적 결과를 바탕으로 고체로켓모터의 내탄도 해석을 수행하였다. 임의의 추진제 조성으로 화학평형을 계산하고 시간에 따른 연소표면적 및 모터 내부 압력을 예측하였다. 웹(web) 연소 동안 평균 압력은 5.34 MPa 으로 기존 연구 결과와 약 20%의 차이를 보였다.

• 한국측량학회지
• /
• 제23권2호
• /
• pp.109-116
• /
• 2005

3차원 공간 모형, 즉 3차원 CG 도시 모델은 건물이나 도로, 강 등의 사회 환경을 가상공간으로 표현하고 GIS(지리 정보 시스템)등의 정보 시스템에서 데이터를 축적${\cdot}$관리하여 광범위한 분야에서 다양한 활용이 기대되는 중요한 정보기반이다. 현재는 이러한 3차원 CG 도시 모델 구축을 위한 데이터 취득이나 모델 작성에는 많은 수작업이 필요하고 막대한 시간과 노력이 걸린다. 본 논문에서는 $\lceil$3차원 공간 데이터 기반$\rfloor$을 GIS와 CG로 통합화하고 자동 생성한 정보 시스템에 관하여 소개한다. 이 시스템에서는 GIS가 관리${\cdot}$축적한 수치지도상의 건물 경계선 다각형에 대하여 필터링, 다각형분할, 윤곽선의 생성 등의 처리를 하고 CG 시스템이 이것의 데이터를 받아서 지형의 도형 정보와 속성 정보를 설계하여 건물이나 도로 등의 3차원 CG 모델을 자동 생성한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 추계종합학술대회 B
• /
• pp.632-635
• /
• 2008

본 논문에서는 LTCC 다층회로 기술을 이용하여 GSM/CDMA 대역을 분리하는 Diplexer를 설계하였다. Diplexer의 집적도를 높이기 위해 3차원 적층형 인덕터와 커패시터를 이용하여 설계되었다. Diplexer는 유전율 7.2인 총 6층의 LTCC 기판에 설계되었고, 설계 되어진 다이플렉서의 크기는 CB-CPW pad를 포함하여 $3,450{\times}4,000{\times}600{\mu}m^3$이다. GSM 대역의 통과 필터는 -0.23dB 이하의 삽입 손실과 -10dB 이하의 반사 손실, CDMA 대역의 통과 필터는 -0.53dB 이하의 삽입 손실과 -10dB 이하의 반사 손실의 특성을 보였다.

• 한국콘텐츠학회논문지
• /
• 제12권3호
• /
• pp.480-486
• /
• 2012

IT와 인프라는 BT, NT, CT 등의 분야와 융 복합을 통해 새로운 산업 및 수요 창출에 대한 관심이 고조되고 있으며, 정보기술의 융합화 및 클라우드 컴퓨팅(Cloud Computing)의 확산으로 정보기술 서비스 환경이 변화되고 있다. 교육 분야에서도 다양한 IT 기술을 접목한 융 복합 콘텐츠의 출현이 가속화되고 있으며, 교육용 학습기기가 PC 위주에서 모바일 미디어 플랫폼으로 확장됨에 따라 시간 장소 기기의 제약이없는 학습이 가능해 지고 있다. 스마트 교육에 필요한 콘텐츠는 가상현실 기술과 체감형 시뮬레이션 기술, 3D입체 기술 등을 활용한 연구개발과 다양한 콘텐츠 제작이 진행되고 있다. 본 연구에서는 해양 생물 및 환경에 대해 다양한 형태의 콘텐츠로 제작하고, 흥미 유발을 통한 학업 성취도를 높이고 개별화된 맞춤형 학습을 위한 교육용 해양 콘텐츠의 활용 및 서비스 방안에 대해 제시하고자 한다.

• ETRI Journal
• /
• 제37권1호
• /
• pp.118-127
• /
• 2015

The power consumption of 3D many-core processors can be reduced, and the power delivery of such processors can be improved by introducing voltage island (VI) design using on-chip voltage regulators. With the dramatic growth in the number of cores that are integrated in a processor, however, it is infeasible to adopt per-core VI design. We propose a 3D many-core processor architecture that consists of multiple voltage clusters, where each has a set of cores that share an on-chip voltage regulator. Based on the architecture, the steady state temperature is analyzed so that the thermal characteristic of each voltage cluster is known. In the voltage scaling and task scheduling stages, the thermal characteristics and communication between cores is considered. The consideration of the thermal characteristics enables the proposed VI formation to reduce the total energy consumption, peak temperature, and temperature gradients in 3D many-core processors.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2003년도 춘계학술대회 논문집
• /
• pp.1055-1058
• /
• 2003

The robustness and reliability of vision algorithms is the key issue in robotic research and industrial applications. In this paper robust real time visual tracking in complex scene is considered. A common approach to increase robustness of a tracking system is the use of different model (CAD model etc.) known a priori. Also fusion or multiple features facilitates robust detection and tracking of objects in scenes of realistic complexity. Voting-based fusion of cues is adapted. In voting. a very simple or no model is used for fusion. The approach for this algorithm is tested in a 3D Cartesian robot which tracks a toy vehicle moving along 3D rail, and the Kalman filter is used to estimate the motion parameters. namely the system state vector of moving object with unknown dynamics. Experimental results show that fusion of cues and motion estimation in a tracking system has a robust performance.

• 대한전자공학회논문지SD
• /
• 제46권2호
• /
• pp.64-70
• /
• 2009

0.13-um CMOS 공정을 이용하여 3GHz에서 6.2dB의 gain을 갖는 피드포워드 이퀄라이저를 구현하고 14.7dB의 감쇄를 갖는 7-m SATA 케이블을 통해 6Gbps의 데이터를 에러 없이 복원하였다. 제안한 이퀄라이저 회로는 varactor의 차동 연결을 통해서 기존 이퀄라이저에서 사용되는 varactor 면적의 1/4만을 사용하도록 설계되어 pad-frame에 집적할 수 있을 뿐만 아니라, 높은 동작 주파수 및 3.6mW의 낮은 전력 소모를 유지할 수 있다.

• 한국CDE학회논문집
• /
• 제12권4호
• /
• pp.283-297
• /
• 2007

Seamless data integration in the CAx chain of the CAD/CAPP/CAM/CNC has been achieved to a high degree, but research concerning the transfer of data from conceptual sketches to a CAD system should be carried out further. This paper presents a method for reconstructing a 3D model from a freehand sketch. Sketch-based modeling research can be classified into gestural modeling methods and reconstructional modeling methods. This research involves the reconstructional modeling method. Here, Mitani's seminal work, designed for box-shaped 3D model using a predefined template, is improved by leveraging a relational template and specialized for automotive design. Matching between edge graphs of the relational template and the sketch is formulated and solved as the assignment problem using the feature vectors of the edges. Including the stroke preprocessing method required to generate an edge graph from a sketch, necessary procedures and relevant techniques for implementing the template-based modeling method are described. Examples from a working implementation are given.

• ETRI Journal
• /
• 제36권4호
• /
• pp.635-642
• /
• 2014

Three-dimensional integrated circuits (3D ICs) implement heterogeneous systems in the same platform by stacking several planar chips vertically with through-silicon via (TSV) technology. 3D ICs have some advantages, including shorter interconnect lengths, higher integration density, and improved performance. Thermal-aware design would enhance the reliability and performance of the interconnects and devices. In this paper, we propose thermal-aware floorplanning with min-cut die partitioning for 3D ICs. The proposed min-cut die partition methodology minimizes the number of connections between partitions based on the min-cut theorem and minimizes the number of TSVs by considering a complementary set from the set of connections between two partitions when assigning the partitions to dies. Also, thermal-aware floorplanning methodology ensures a more even power distribution in the dies and reduces the peak temperature of the chip. The simulation results show that the proposed methodologies reduced the number of TSVs and the peak temperature effectively while also reducing the run-time.

• 한국실내디자인학회논문집
• /
• 제29호
• /
• pp.257-264
• /
• 2001

To propose the construction of architectural interior design and communication using graphic, web3D, it was studied the kind and character of various representation methods that can be embodied in an architectural interior design on the web, and looks into whether these ways can be adapted to an architectural interior design process. Especially, the use of the current techniques on graphic and CAD data give the most suitable effect by using the integrated data such as vector animation, an interaction of object VR(Virtual Reality), a high quality of panorama VR, and data treatment and its interaction of drawing of cad data. As a result, the single data format shows not only one image representation but also a stream of continuous operation through a change into another format. But this desired study expects that another next studies will go on interaction and integration of digital format with increase of transmission speed expected in the future, and a digital model and its practical methods.