• 제목/요약/키워드: 1/4-rate 위상검출기

검색결과 12건 처리시간 0.02초

1/4-rate 위상선택방식을 이용한 클록 데이터 복원회로 (Clock and Date Recovery Circuit Using 1/4-rate Phase Picking Detector)

  • 정기상;김강직;조성익
    • 전자공학회논문지SC
    • /
    • 제46권1호
    • /
    • pp.82-86
    • /
    • 2009
  • 본 논문은 시스템의 클록을 이용하여 클록 및 데이터를 복원하는 회로를 설계하였다. 설계된 회로에는 시스템의 클록을 만들어주는 PLL부분과 클록을 받아 데이터를 복원하는 데이터 복원회로부분으로 구성되어 있다. 데이터 복원회로에서는 1/4-rate 위상검출기를 이용하여 데이터보다 시스템의 클록주파수를 낮추어 설계하여 PLL의 부담을 줄일 수 있었고 데이터 picking 방식으로 설계하여 적은 지터특성을 보였다. 설계된 클록 데이터 복원회로는 $0.18{\mu}m$ 1P6M CMOS공정으로 설계되었고 칩 면적은 $1{\times}1mm^2$이다.

이중 모드의 기준 클록을 사용하지 않는 클록 데이터 복원 회로 알고리즘 (Dual-Mode Reference-less Clock Data Recovery Algorithm)

  • 권기원;진자훈;전정훈
    • 전자공학회논문지
    • /
    • 제53권5호
    • /
    • pp.77-86
    • /
    • 2016
  • 본 논문에서는 full / half-rate의 이중 모드로 동작하는 기준 클록을 사용하지 않는 클록 데이터 복원 회로와 그 동작 알고리즘에 관하여 기술한다. 클록 데이터 복원 회로는 주파수 검출기, 위상 검출기, 차지 펌프 및 루프 필터, 그리고 전압 제어 발진기와 알고리즘 구현을 위한 디지털 블록으로 구성되어 있다. 주파수 검출기와 위상 검출기는 클록 데이터 복원 회로의 이중 모드 기능을 위하여 full / half-rate에서 동작하며 주파수 검출기는 이에 더해 일반 주파수 검출기의 불감대 영역에서도 데이터 전송률과 클록 주파수 차이를 판별할 수 있다. 제안한 이중 모드 클록 데이터 복원 회로를 시뮬레이션을 통해 검증한 결과 클록 데이터 복원에 전체 1.2-1.3 us의 동기화 시간이 소요되었으며, 0.5-UI 지터를 인가하였을 때 full-rate (2.7 Gb/s)와 half-rate (5.4 Gb/s) 모드에서 모두 안정적으로 클록 데이터를 복원한다.

4X 오버샘플링을 이용한 3.125Gbps급 기준 클록이 없는 클록 데이터 복원 회로 (3.125Gbps Reference-less Clock and Data Recovery using 4X Oversampling)

  • 장형욱;강진구
    • 전기전자학회논문지
    • /
    • 제10권1호
    • /
    • pp.10-15
    • /
    • 2006
  • 본 논문에서는 기준동작 클럭없이 데이터만으로 구현되는 반주기의 4x 오버샘플링 위상/주파수검출기를 이용한 클럭 데이터 복원회로에 대하여 서술하였다. 위상 및 주파수검출기는 4x 오버샘플링 기법을 이용하여 설계되었다. 위상검출기는 뱅뱅 제어방법에 의해, 주파수검출기는 로테이션방법에 의해 동작한다. 위상 및 주파수 검출기로부터 발생된 6개의 신호들은 전하펌프로 들어갈 전하량을 결정한다. VCO단은 4개의 차동 지연단으로 구성되고 8개의 클럭신호를 생성한다. 제안된 회로는 공급전압 1.8V, 0.18um MOCS 공정으로 설계 시뮬레이션되었다. 제안된 구조의 PD와 FD를 사용하여 25%의 넓은 트래킹 주파수 범위를 가진다.

  • PDF

시리얼 데이터 통신을 위한 기준 클록이 없는 3.2Gb/s 클록 데이터 복원회로 (A 3.2Gb/s Clock and Data Recovery Circuit without Reference Clock for Serial Data Communication)

  • 김강직;정기상;조성익
    • 전자공학회논문지SC
    • /
    • 제46권2호
    • /
    • pp.72-77
    • /
    • 2009
  • 본 논문은 별도 기준 클록 없이 고속 시리얼 데이터 통신을 위한 3.2Gb/s 클록 데이터 복원(CDR) 회로를 설명한다. CDR회로는 전체적으로 5부분으로 구성되며, 위상검출기(PD)와 주파수 검출기(FD), 다중 위상 전압 제어 발진기(VCO), 전하펌프(CP), 외부 루프필터(LF)로 구성되어 있다. CDR회로는 half-rate bang-bang 타입의 위상 검출기와 입력 pull-in 범위를 늘릴 수 있도록 half-rate 주파수 검출기를 적용하였다. VCO는 4단의 차동 지연단(delay cell)으로 구성되어 있으며 튜닝 범위와 선형성 향상을 위해 rail-to-rail 전류 바이어스단을 적용하였다 각 지연단은 풀 스윙과 듀티의 부정합을 보상할 수 있는 출력 버퍼를 갖고 있다. 구현한 CDR회로는 별도의 기준 클록 없이 넓은 pull-in 범위를 확보할 수 있으며 기준 클록 생성을 위한 부가적인 Phase-Locked Loop를 필요치 않기 때문에 칩의 면적과 전력소비를 효과적으로 줄일 수 있다. 본 CDR 회로는 0.18um 1P6M CMOS 공정을 이용하여 제작하였고 루프 필터를 제외한 전체 칩 면적은 $1{\times}1mm^2$이다. 3.2Gb/s 입력 데이터 율에서 모의실험을 통한 복원된 클록의 pk-pk 지터는 26ps이며 1.8V 전원전압에서 전체 전력소모는 63mW로 나타났다. 동일한 입력 데이터 율에서 테스트를 통한 pk-pk 지터 결과는 55ps였으며 신뢰할 수 있는 입력 데이터율 범위는 약 2.4Gb/s에서 3.4Gb/s로 나타났다.

디지틀 랜덤 비트 동기 회로 설계 (Circuit Design for Digital Random Bit Synchronization)

  • 오현서;박상영;백창현;이홍섭
    • 한국통신학회논문지
    • /
    • 제19권5호
    • /
    • pp.787-795
    • /
    • 1994
  • 본 논문에서는 랜덤한 NRZ 신호에 동기된 클럭을 추출하는 비트 동기 알고리즘을 제안하고 회로 설계 및 성능을 분석하였다. 설계된 동기 회로는 데이터 천이 검출기, Mod 64 계수기, 위상비교 및 제어기, 64분주기로 구성되었으며, 데이터 처리 속도가 16Kbps로서 마스터 클럭은 4.096MHz, 그리고 위상 보정은 매 비트마다 데이터 신호 주기의 1/64만큼 이루어진다. 입력신호에 대한 위상 지터의 최대 허용치는 23.8%이고, 복원된 클럭의 편차가 1.6%임을 실험을 통해 측정하였다. 동기 회로는 완전 디지틀 회로로서 하나의 반도체 칩으로 실현이 용이할 뿐 아니라 저속의 디지틀 이동통신에 효과적이다.

  • PDF

Quarter-Rate Bang-Bang 위상검출기를 사용한 0.18$\mu$m CMOS 10Gbps CDR 회로 설계 (Design of a 0.18$\mu$m CMOS 10Gbps CDR With a Quarter-Rate Bang-Bang Phase Detector)

  • 차충현;고승오;서희택;박종태;유종근
    • 전기전자학회논문지
    • /
    • 제13권2호
    • /
    • pp.118-125
    • /
    • 2009
  • 통신시스템에서 데이터 전송이 고속으로 이루어지면서, 하드웨어의 복잡성, 전력소모, 가격 등의 이유로 클럭을 제외한 데이터만 수신단으로 보내는 방식이 사용되어지고 있다. 따라서, 고속으로 수신된 데이터에서 클럭 신호를 추출하는 것이 필요하며, 추출된 클럭을 이용하여 데이터를 복원하는 클럭/데이터 복원회로(CDR)에 관한 연구가 활발히 이루어지고 있다. 본 논문에서는 0.18um CMOS 공정을 이용하여 10Gbps CDR 회로를 설계하였다. 전력소모와 회로의 복잡도를 줄이기 위해 quarter-rate bang-bang 유형의 위상 검출기를 사용하였으며, 지터 특성 향상을 위해 LC 유형의 4단 VCO를 사용하였다. 모의실험 결과, 설계된 CDR 회로는 1.8V 전원전압에서 80mW의 전력을 소모하며, 2.2ps,pp의 클럭 지터 특성을 보인다. 패드를 제외한 칩 레이아웃 면적은 1.26mm$\times$1.05mm이다.

  • PDF

쿼드러춰 방식에 의한 초음파현미경의 진폭과 위상영상 분석 (The Analysis of Amplitude and Phase Image for Acoustic Microscope Using Quadrature Technique)

  • 김현;전계석
    • 한국음향학회지
    • /
    • 제18권3호
    • /
    • pp.55-61
    • /
    • 1999
  • 본 연구에서는 쿼드러춰 방식의 초음파현미경을 구성하고 미세한 높이변화를 갖는 표면결함에 대한 진폭영상과 위상영상을 복원하여 상대적인 영상 강도의 변화와 영상의 질을 비교 분석하였다. 본 실험에서는 중심주파수가 3㎒인 focused 변환기를 사용하여 초음파현미경을 구성하고 알루미늄 재료를 선택하여 하나는 직경이 2㎜이고 깊이가 100㎛인 원형결함을 갖도록 하였고 다른 하나는 직경이 4㎜이고 깊이가 5㎜인 원형결함을 갖도록 시편을 제작하였으며 이들에 대한 진폭과 위상영상을 복원하였다. 결함 깊이가 100㎛인 원형결함이 존재하는 시편에 대한 라인 스캔(line scan) 결과 상대적인 영상강도의 진폭 변동율은 7%로 미약한 반면에 위상 변동율은 89%로 커다란 변화를 나타내므로 결함에 대해서 위상영상이 우수한 콘트라스트를 보였다. 이에 비하여 결함의 깊이가 5㎜인 시편에 대해서 진폭영상은 위상영상에 비하여 우수한 콘트라스트를 보이므로서 결함 깊이가 한 파장을 기준으로하여 위상영상과 진폭영상은 큰 차이를 나타내었다. 따라서 쿼드러춰 검출방식의 초음파현미경은 진폭만을 검출하는 포락선 검출기에 비해 한 파장보다 작은 높이변화를 갖는 결함의 탐상시 위상영상을 진폭영상의 상호보완적인 관계로 사용하므로서 결함의 미세 높이 변동을 효율적으로 평가 할 수 있다.

  • PDF

그래픽 DRAM 인터페이스용 5.4Gb/s 클럭 및 데이터 복원회로 (A 5.4Gb/s Clock and Data Recovery Circuit for Graphic DRAM Interface)

  • 김영란;김경애;이승준;박성민
    • 대한전자공학회논문지SD
    • /
    • 제44권2호
    • /
    • pp.19-24
    • /
    • 2007
  • 최근 대용량 데이터 전송이 이루어지면서 하드웨어의 복잡성과 전력, 가격 등의 이유로 인하여 입력데이터와 클럭을 함께 수신 단으로 전송하는 병렬버스 기법보다는 시리얼 링크 기법이 메모리 인터페이스에 많이 사용되고 있다. 시리얼 링크 기법은 병렬버스 기법과는 달리 클럭을 제외한 데이터 정보만을 수신단으로 보내는 방식이다. 클럭 및 데이터 복원 회로(clock and data recovery 혹은 CDR)는 시리얼 링크의 핵심 블록으로, 본 논문에서는 그래픽 DRAM 인터페이스용의 5.4Gb/s half-rate bang-bang 클럭 및 데이터 복원회로를 설계하였다. 이 회로는 half-rate bang-bang 위상검출기, current-mirror 전하펌프, 이차 루프필터, 및 4단의 차동 링타입 VCO로 구성되었다. 위상 검출기의 내부에서 반 주기로 DeMUX된 데이터를 복원할 수 있게 하였고, 전체 회로의 용이한 검증을 위해 MUX를 연결하여, 수신된 데이터가 제대로 복원이 되는지를 확인하였다. 설계한 회로는 66㎚ CMOS 공정파라미터를 기반으로 설계 및 layout하였고, post-layout 시뮬레이션을 위해 5.4Gb/s의 $2^{13}-1$ PRBS 입력데이터를 사용하였다. 실제 PCB 환경의 유사 기생성분을 포함하여 시뮬레이션 한 결과, 10psRMS 클럭 지터 및 $40ps_{p-p}$ 복원된 데이터 지터 특성을 가지고, 1.8V 단일 전원전압으로부터 약 80mW 전력소모를 보인다.

1/4-레이트 기법을 이용한 클록 데이터 복원 회로 (A Clock and Data Recovery Circuit using Quarter-Rate Technique)

  • 정일도;정항근
    • 대한전자공학회논문지SD
    • /
    • 제45권2호
    • /
    • pp.130-134
    • /
    • 2008
  • 본 논문에서는 1/4-레이트 기법을 사용한 클록 데이터 복원회로를 제안하였다. 제안한 클록 데이터 복원회로를 사용함에 따라 VCO의 발진 주파수를 낮추므로 고속 동작에 유리하다. 제안된 클록 데이터 복원회로는 기존 클록 데이터 복원회로 보다 낮은 지터 특성과 넓은 풀인(pull-in) 범위를 갖는다. 제안된 클록 데이터 복원회로는 1/4-레이트 뱅-뱅 형태의 오버샘플링 위상 검출기, 1/4-레이트 주파수 검출기, 2개의 전하펌프 회로와 저역 통과 필터 그리고 링 VCO회로로 구성되어 있다. 제안된 클록 데이터 복원회로는 $0.18{\mu}m$ 1P6M CMOS 공정으로 설계되었고, 칩 면적과 전력 소모는 $1{\times}1mm^2$, 98 mW 이다.

LC형 다중 위상 PLL 이용한 40Gb/s $0.18{\mu}m$ CMOS 클록 및 데이터 복원 회로 (40Gb/s Clock and Data Recovery Circuit with Multi-phase LC PLL in CMOS $0.18{\mu}m$)

  • 하기혁;이정용;강진구
    • 대한전자공학회논문지SD
    • /
    • 제45권4호
    • /
    • pp.36-42
    • /
    • 2008
  • 본 논문은 광통신-시리얼 링크를 위한 40Gb/s 클록 및 데이터 복원 회로의 설계를 제안한다. 설계된 본 회로는 다중 위상을 생성하는 LC 탱크 PLL을 이용하여 8개의 샘플링 클록을 생성하고 $2{\times}$ 오버샘플링 구조의 뱅-뱅 위상 검출기를 이용하여 데이터와 클록의 위상을 조정한다. 40Gb/s의 입력 데이터가 샘플링을 거쳐서 1:4 디멀티플렉싱되어 4채널에 10Gb/s 출력으로 복원되는 구조로서 디지털과 아날로그의 전원을 분리하여 설계가 진행되었다. 인덕터를 사용하여 칩면적은 $2.8{\times}2.4mm^2$을 차지하고 전력소모는 약 200mW이다. 0.18um CMOS공정으로 칩 제작후 측정결과 채널당 악 9.5Gb/s 출력이 측정되었다(직렬입력 약 38Gb/s 해당).