• 정보과학회 컴퓨팅의 실제 논문지
• /
• 제24권2호
• /
• pp.67-76
• /
• 2018

사물 인터넷 환경에서 모바일 어플리케이션과 웨어러블 기기를 연동하기 위해 BLE (Bluetooth Low Energy) 기반 통신을 많이 활용하고 있다. 특히 BLE 연동 안드로이드 어플리케이션을 개발할 때 개발 환경에서 BLE 에뮬레이션을 지원하지 않아 반드시 웨어러블 기기가 필요한 제약이 있다. 본 연구에서는 처음으로 안드로이드 BLE 에뮬레이터를 설계 및 구현하였다. 이를 활용하여 웨어러블 기기가 없어도 BLE 연동 어플리케이션을 개발할 수 있음을 확인하였다. 그리고 그래프 모델 기반의 안드로이드 BLE 시나리오 자동 생성 방법을 제안하고 자동 생성한 시나리오들을 제안한 안드로이드 BLE 에뮬레이터 상에서 실행하여 어플리케이션의 BLE 응용 프로토콜을 체계적으로 테스트하는데 유용함을 보였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1997년도 하계학술대회 논문집 B
• /
• pp.654-656
• /
• 1997

본 논문에서는 직접신경회로망제어기(DNNC)를 사용하여 결합된 PI제어기의 이득을 구하여 보일러 터빈시스템을 제어하고자 한다. 직접신경회로망제어기는 플랜트의 동특성을 학습시키는 에뮬레이터 없이 제어입력에 대한 플랜트의 동작방향에 대한 정보만을 사용하여 신경회로망을 학습시키고, 이 신경회로망을 사용하여 제어대상 플랜트인 다중입출력플랜트를 제어하기 위하여 결합된 PI 제어기의 이득을 구한다. 컴퓨터 시뮬레이션을 통하여 제안한 알고리즘의 타당성을 입증하고자 한다.

• 전기전자학회논문지
• /
• 제17권3호
• /
• pp.324-331
• /
• 2013

본 논문에서는 멤리스터 에뮬레이터 회로를 PCB 보드 상에서 구현하여 이의 측정을 통해서 멤리스터의 고유한 pinched hysteresis 특성을 관찰하였다. PCB 보드 상에서 구현된 멤리스터 에뮬레이션 회로는 간단한 부품으로 구성되어 있고 복잡한 회로 블록을 사용하지 않았기 때문에 집적회로의 구현 시에도 매우 작은 면적으로 설계가 가능하다는 장점이 있다. 또한 본 논문에서는 프로그램 가능한 이득증폭기를 멤리스터 에뮬레이션 회로를 사용하여 설계해서 이 회로의 전압이득이 멤리스터의 저항의 프로그래밍을 통해서 조절이 가능하다는 것을 보였다. 이득증폭기에 사용되는 멤리스터 에뮬레이션 회로의 구현을 위해서 멤리스터 소자의 특성 중에 하나인 threshold switching 특성이 회로로 구현되어 VREF 보다 낮은 전압이 인가되었을 때는 멤리스터의 저항 값이 변하지 않도록 설계하였고 이의 동작을 시뮬레이션을 통해서 검증하였다. 본 논문에서 PCB 보드 상에서 구현되고 검증된 멤리스터 에뮬레이션 회로와 이 회로를 이용한 프로그램 가능한 이득증폭기는 멤리스터 소자의 실제 제작이 불가능한 경우에, 멤리스터의 동작과 기능, 특성 및 멤리스터 응용회로의 이해에 많은 도움이 될 것이다.

• 디지털콘텐츠학회 논문지
• /
• 제18권3호
• /
• pp.607-612
• /
• 2017

최근 많이 활용되고 있는 라즈베리파이 기반 임베디드 시스템 구축에 있어 사용자는 회로에 대한 이해, 하드웨어 비용 측면에서 어려움을 갖는다. 본 논문은 이러한 시스템을 가상으로 테스트하는 솔루션을 제안한다. 솔루션은 사용자가 실제 회로를 구성하듯이 가상의 공간에 모듈을 배치하고 선을 연결하는 등, 회로를 구성하고 동작을 테스트할 수 있으며 회로편집기, 인터프리터, 시뮬레이터의 세 가지 요소로 구성되어 있고 전체 9개의 모듈을 제공한다. 각 모듈은 제조사에서 제공하는 데이터시트와 제원을 바탕으로 실제 회로 테스트를 거쳐 추상화하였다. 솔루션은 프로토 타입이지만 품질수준을 높인다면 비용절감과 학습, 교육 측면에서 유용할 것이며 이를 위해서, 전기 물리엔진의 구현, 실제 보드로 포팅이 가능한 수준의 인터프리터, 시뮬레이션 로직의 일반화가 필요하다.

• 전자공학회논문지
• /
• 제52권8호
• /
• pp.49-58
• /
• 2015

본 연구에서는 $TiO_2$멤리스터와 동일한 동작특성을 갖는 멤리스터 에뮬레이터 회로를 비접지형 회로로 개발하였다. 대부분의 기존 멤리스터 에뮬레이터는 다른 멤리스터나 소자들과의 연결성을 고려하지 않은 접지 식으로 개발된 것들이다. 본 연구에서 개발한 멤리스터 에뮬레이터는 비접지식으로서, 출력 단을 접지할 필요가 없기 때문에 다른 소자들과 연결이 가능하여, 다양한 회로들과의 연결하여 동작을 확인하는데 사용할 수 있다. 개발한 멤리스터 에뮬레이터의 기능을 확인하기 위해서 저항과 직렬로 연결한 회로와 4개의 멤리스터 에뮬레이터를 직렬 및 병렬로 연결한 휘트스톤 브리지 회로를 구성하였다. 또한 이브리지 회로가 신경망 시냅스의 가중치 연산이 가능함을 보였다.

• 대한전자공학회논문지SD
• /
• 제39권2호
• /
• pp.91-103
• /
• 2002

다수의 FPGA로 구성된 에뮬레이터에서 FPGA간의 연결구조와 신호의 전송방법은 에뮬레이터의 확장성과 검증속도를 결정하는 중요한 요소이다. 기존의 에뮬레이터는 검증 대상이 되는 회로의 크기가 커짐에 비례하여 에뮬레이션의 속도가 현저하게 느려지는 문제점이 있다. 본 논문에서는 자원이용률을 극대화할 수 있을 뿐만 아니라 에뮬레이션의 속도도 크게 높일 수 있는 새로운 에뮬레이터 구조를 제안한다. 제안되는 에뮬레이터는 계층적인 환형 토폴로지 구조를 가지고 파이프라인의 환형으로 FPGA들을 연결하여 FPGA의 핀한곌르 극복하고, 이와 같은 연결구조를 이용하여 다양한 IP들의 통합도 매우 용이하게 함으로써 설계검증 난이도가 설계자의 검증 능력을 쉽게 초과할 수 있는 시스템 수준에서의 검증도 최소한 수십 ㎒ 속도의 에뮬레이션으로 효과적으로 가능하게 한다.

• 전자공학회논문지CI
• /
• 제44권4호통권316호
• /
• pp.10-20
• /
• 2007

본 논문에서는 REX OS, Qplus, 윈도우즈 등 다양한 플랫폼을 지원하는 위피 실행 엔진의 참조 구현을 제안한다. 각 플랫폼에 따른 위피 실행 엔진의 설계 방식을 기술하고, 중복 개발을 피하기 위한 방안을 제시한다. 또한 REX OS 상에서의 링커와 로더의 구현을 설명하고, 임베디드 리눅스인 Qplus에서의 실행 엔진 구조를 기술한다. 그리고 자바 가상 머신 기반의 Jlet/MIDlet 에뮬레이터와 윈도우즈 기반의 Clet 에뮬레이터 구현 방법에 대해서 소개한다. 마지막으로 호환성 인증 도구인 PCT 및 HCT의 검증 결과와 예제 프로그램의 정상적인 작동을 통해 제안된 참조 구현의 호환성 및 완성도를 검증한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2015년도 추계학술발표대회
• /
• pp.24-26
• /
• 2015

최근 많이 활용되고 있는 라즈베리파이에 기반한 임베디드 시스템을 구축함에 있어서 사용자는 회로에 대한 이해와 하드웨어 비용이라는 측면에서 어려움을 갖게 되는 경우가 많다. 본 논문에서는 이러한 시스템을 가상으로 테스트할 수 있는 솔루션을 제안하고자 한다. 개발된 프로그램은 사용자가 실제 회로를 구성하는 것과 같이 가상의 공간에서 모듈을 배치하고 모듈 간에 선을 연결하는 것으로 회로를 구성하고 동작을 테스트할 수 있다 프로그램은 회로편집기, 인터프리터, 시뮬레이터의 세 가지 요소로 구성되어 있으며 전체 9개의 모듈을 제공하고 있다. 각각의 모듈은 제조사에서 제공하는 데이터 시트와 제원을 바탕으로 실제 회로 테스트를 거쳐 추상화하는 작업을 수행하였다. 개발된 프로그램의 품질수준을 한층 끌어올린다면 비용절감과 학습, 교육 측면에서 유용하게 이용될 수 있으며, 전기물리엔진의 구현, 실제 보드로 포팅이 가능한 수준의 인터프리터, 시뮬레이션 로직의 일반화가 필요할 것으로 판단된다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 춘계종합학술대회 A
• /
• pp.111-114
• /
• 2008

본 논문에서는 특징점 기반의 지문인식 알고리즘의 각 단계에 있어서 32-bit CPU 사이클 점유율을 분석하고 그 중 전체 80%를 차지하고 있는 가보필터링과 세선화 단계를 처리하기 위한 전용 하드웨어 구조를 제안한다. 특징점 기반의 지문인식 알고리즘을 개발하였으며 소스 코드를 분석하여 가보필터링과 세선화 단계의 처리를 마이크로프로세서가 처리하지 않고 바이패싱하기 위한 전용 하드웨어를 위한 선행연구를 ARM 에뮬레이터 환경에서 실시하였다.

• 대한전자공학회논문지TC
• /
• 제46권11호
• /
• pp.12-17
• /
• 2009

본 논문은 UHF 대역 RFID 시스템의 태그 에뮬레이터를 제안한다. 태그 에뮬레이터는 18000-6C와 EPC global class 1 generation 2 표준을 지원한다. 리더로부터의 송신신호는 PIE 부호화 방식과 ASK 변조방식을 사용하였으며, 태그로부터의 송신신호는 FM0 부호화 방식과 ASK 변조방식을 사용하였다. 송 수신 신호 전달에 대한 처리는 상용 송 수신 칩을 사용한다. 태그 에뮬레이터의 전체 제어와 신호 해석 및 처리는 ARM7 프로세서가 담당한다. 태그 에뮬레이터의 기능 검증은 구현된 C++ 기반의 어플리케이션을 통해 하였다. 프로토콜에 따른 각 파라미터 값은 어플리케이션에서 사용자가 지정하여 검증할 수 있다. 본 논문에서 제안된 태그 에뮬레이터는 여러 가지 설계가능성을 실제적인 환경에서 쉽고 빠르게 평가할 수 있도록 한다.