• 한국멀티미디어학회:학술대회논문집
• /
• 한국멀티미디어학회 2002년도 추계학술발표논문집
• /
• pp.582-586
• /
• 2002

순차 논리 회로를 설계하기 위하여 설계용 틀을 이용해 설계하고 그 결과를 시뮬레이션 한 것을 검토하여 실제 회로로 구현한다. 본 논문에서는 시뮬레이션을 하기 위한 회로설계 방법 중 Statatable를 작성하여 틀에 입력하고 심볼로 만들어, 이것을 이용하여 시스템을 구성 후 시뮬레이션을 하였다. 특히 설계 예제로 선택한 교통 신호제어 시스템은 대기차량이 없는 차로와 있는 차로를 구분하여 선택적으로 신호를 제공하므로써 교통소통의 효율을 물론 앞으로 교통 신호 제어체계의 새로운 모델을 제시하고 있다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2001년도 가을 학술발표논문집 Vol.28 No.2 (3)
• /
• pp.7-9
• /
• 2001

ASIC 설계에서 gated clock으로 동작하는 clock을 입력으로 받는 회로들은 스캔 테스트를 수행하기에 용이하지 않다. 이러한 회로들에 대하여 스캔 테스트기법을 적용하기 위한 설계변경기술을 제안한다. 제안하는 설계변경기술은 비동기 회로를 동기 회로로 변환함으로써 스캔 기법을 적용할 수 있는 회로로 변환하게 된다. 이로써 테스트를 좀 더 용이하게 수행할 수 있을 뿐 아니라 결함 시험도를 높이게 되는 효과를 가져올 수 있다.

• 전자공학회논문지S
• /
• 제36S권4호
• /
• pp.101-109
• /
• 1999

본 논문에서는 절연형 DC-DC 컨버터의 설계자동화 도구를 제시한다. 절연형 DC-DC 컨버터는 입력과 출력 측의 분리에 의한 회로 보호, 다중출력으로의 확장, 승압 및 강압의 용이성 등의 장점을 가지고 있다. 설계자동화의 과정은 여러 단계로 나눌 수 있다. 토폴로지 선택, 전압 및 전류용량이 적절한 스위치 소자 선택, 인덕턴스와 캐패시턴스의 값 결정, 그리고 변압기 설계의 순서로 컨버터 회로의 자동합성이 진행된다. C언어를 이용하여 자동화 도구를 구현하였고 SMPS 데이터 북으로부터 얻은 실제 회로의 사양을 가지고 다양한 컨버터 회로를 합성함으로 검증하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 심포지엄 논문집 정보 및 제어부문
• /
• pp.79-80
• /
• 2008

본 논문은 FPGA 기반에서 실수형 프로세서의 설계 및 구현에 대한 내용과 이를 이용하여 휴머노이드 로봇 팔의 위치제어를 위한 PD 제어기반의 신경회로망 제어기의 구현에 대한 내용이다. 설계된 프로세서는 명령어 기반의 처리를 통해 산술 연산 뿐만 아니라 로봇의 제어에 사용되는 외부 모듈의 사용이 가능하도록 설계하였으며, 신경회로망 구현에 사용되는 지수함수를 효율적으로 근사화하기 위한 Taylor series를 이용한 알고리즘을 하드웨어 레벨에서 구현하였다. 휴머노이드 로봇 팔의 위치 추종을 위해 고전적인 PD 제어기를 설계하고 PD 기반의 신경회로망 제어기를 설계하였다. 로봇 팔의 6축 제어를 위한 신경회로망 제어기에 요구되는 많은 연산을 감당하도록 하기 위해 설계된 프로세서를 통해 정의된 프로그래밍언어로 제어 프로그램을 작성하였다. PD 제어기와 PD 기반의 신경회로망 제어기를 하드웨어에 설계하여 로봇팔의 위치 추종을 실험하였으며 성능을 비교 검증하였다. 프로세서는 Altera의 Stratix II EP2S180 DSP development board에 구현되었으며 실험적으로 25MIPS의 성능을 가지는 것으로 나타났다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2001년도 춘계종합학술대회
• /
• pp.218-222
• /
• 2001

본 논문에서는 B-WLL 상향링크 수신기용 심볼 및 위상 동기 회로를 설계하였다. B-WLL 상향링크는 버스트 전송 방식이고, 변조 방식은 QPSK를 사용한다. 본 연구에서는 심볼율을 2.5 Msymbol/sec로 가정하였고, 디지털 Up/Down Converter를 이용한 IF 대역은 20 [MH]를 사용하였다. 수신필터는 25 탭, 7 비트 계수를 가지는 FIR 필터로 설계하였다. 심볼 타이밍 복구 회로는 Gardner 알고리즘을 이용하여 설계하였으며, 반송파 복구는 결정 지향 알고리즘을 이용하여 설계하였다. 설계된 알고리즘은 VHDL로 코딩되어 FPGA에 구현되었다. 실험에 사용된 FPGA는 ALTERA사의 APEX20KE 시리즈의 60만 게이트 FPGA이다. 구현된 복조기의 성능을 평가하기 위하여 모의실험 결과와 구현 결과를 비교하여 제시하였다. 그 결과로 주파수 오프셋과 위상 오프셋이 있는 경우에도 심볼 타이밍 복구 회로는 잘 동작을 하였으며, 주파수 오프셋이 심볼율의 0.12%까지 위상 동기회로가 잘 동작하였다.

• 한국정보처리학회논문지
• /
• 제5권1호
• /
• pp.249-257
• /
• 1998

다층 인쇄회로기판에서 고속 신호를 정확하고 신속하게 배선 설계하려면, 물리적 설계 규칙과 신호 잡음을 고려한 전기적 설계 규칙을 정립하고, 적용할 신호 검증 도구를 사용하여 신호의 충실성을 검증하여야 한다. 본 논문은 현재 개발 제작되어 동작 중에 있는 HIPSS(High Performance Storage System)보드에 대한 전기적 설계 규칙과 고속 신호의 배선에 따른 일부 고속 신호의 신호 검증 방법을 설명한다. 또한 전기적 설계 규칙을 적용하여 인쇄회로기판을 설계하는 경우, 발생하는 신호 지연, 반사 그리고 누화 등의 신호 잡음을 검증 도구를 이용하여 시뮬레이션 하고, 분석한 결과를 보이며, 수정된 고속 신호의 배선 설계를 확인한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2000년도 추계학술발표논문집 (상)
• /
• pp.465-468
• /
• 2000

본 논문에서는 인식코드를 전송할 수 있는 modulator 뿐만 아니라 Reader system으로부터 코드 전송제어 명령어를 수신할 수 있고 향후 EEPROM과 더불어 인식코드를 수정할 수 있는 RFID (Radio Frequency IDentification) Transponder 칩 설계에 관한 내용을 다룬다. RFID칩은 배터리를 사용하지 않고 명령어와 함께 형성되는 Field로부터 전원을 생성하고 동시에 코드를 제공하는 Full-Duplex 구조로 설계하였다. Transponder IC는 power-generation 회로, clock generation 회로, digital block, modulator, overvoltage protection 회로로 구성된다. 설계된 칩은 저전력 회로를 적용하여 원거리 transponder칩을 구현할 수 있도록 하였다. 설계된 회로는 $0.6{\mu}m$ 현대 CMOS 공정으로 레이아웃 하였으며 제작중에 있다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 추계학술대회 논문집 전력기술부문
• /
• pp.119-121
• /
• 2005

전력케이블, 특히 지중 송전케이블은 사고발생시 그 파급효과가 크기 때문에 빠르고 정확한 고장점의 탐지가 필요하다. 본 논문에서는 지중 케이블의 고장 위치를 파악하기 위해 필요한 신호를 계측하고 이를 빠른 시간 내에 저장하여 사고 발생 후 이를 분석하여 고장점을 찾을 수 있도록 하는 고장점 탐지 장치를 위한 회로 설계에 대하여 언급한다. 케이블의 고장점 탐색 기술 개발을 위해서는 고장시에 발생하는 과도현상을 기록할 수 있도록 회로를 설계해야 하는 바 센서 구성과 입력 회로반의 설계, 데이터 저장 및 분석을 위한 회로의 설계는 고장점 탐색 장치 개발에 있어 필수적인 기술이다. 개발된 지중 송전선 고장점 탐색을 위한 측정회로는 사고지점 계산을 위해 필요한 신호측정에 효과적이며 실제 전력 공급 계통에 손쉽게 설치할 수 있는 장점을 가지고 있다. 이하에 지중송전선 고장점 탐색을 위한 측정 회로 설계에 관하여 언급한다.

• 한국통신학회논문지
• /
• 제15권3호
• /
• pp.197-212
• /
• 1990

빠른 설계 시간 및 재 설계 가능성 부여 등에 주안점을 두어 고성능의 단일 칩 16-bit data path를 설계하였다. 원칙적인 설계 방법의 체계적인 연구를 위하여 module화의 개념을 근간으로한 설계방법을 도입하였으며, 이에 따라 각 내부블럭이 bus에 연결되어 독립적으로 동작하는 subsystem이 되도록 이를 결합하여 전체 시스템의 설계를 완성하였다. 시스템은 data path이다. Data path는 16-bit의 데이터를 처리하는 부분으로 ALU(Arithmetic Logic Unit), register file, barrel shifter 및 bus 회로로 구성된다. 이 회로에서의 게이트의 폭과 길이는 spice2를 사용하여서 결정하였다. 회로 시뮬레이션의 결과는 기대하였던 회로 특성과 잘 일치하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 하계종합학술대회논문집
• /
• pp.511-513
• /
• 1998

본 연구는 영상소자의 감도를 향상 시키기 위하여 전압 분배 회로를 가진 감지 회로를 설계하였다. 전압분배 회로는 NMOSFET과 Poly 저항의 두 경우로 설계하였으며 감지 회로에 흐르는 전류는 전압 분배 회로를 NMOSFET으로 설게하였을때가 Poly 저항으로 구성한 경우보다 적게 흐르며 감도 특성도 좋은 것으로 나타났다. 또한 poly 저항보다 NMOSFET을 이용한 전압 분배 회로가 동작 주파수에 따른 특성이 우수하였다.