• 한국신재생에너지학회:학술대회논문집
• /
• 2011.05a
• /
• pp.77.2-77.2
• /
• 2011

고온고압에서 운전되는 분류층 석탄가스화기에서 석탄의 회성분을 용융슬래그로 원활하게 배출하는 것은 석탄가스화기의 안정적인 운전을 위하여 매우 중요하다. 본 연구에서는 분류층 석탄가스화기에서 원활한 슬래그의 배출조건을 파악하기 위해서 여러 슬래그 점도예측 모델들을 사용하여 가스화기의 운전온도 변화에 따른 슬래그의 점도변화를 해석하여 점도해석모델들의 적용성을 비교분석하였다. 본 연구에서 선정한 가스화기 설계탄의 회 성분을 토대로 슬래그의 점도를 계산한 결과 점도해석 모델별로 온도에 대한 점도 값이 매우 상이하게 예측되었다. 또한 설계탄에 대한 점도예측 모델들을 적용한 계산결과로부터 슬래그의 점도가 80 poise가 되는 온도인 $T_{80}$이 매우 높은 값으로 예측되었다. 따라서 가스화기의 운전온도에서 용융 슬래그를 원활하게 배출하기 위해서 설계탄에 Flux를 첨가하여 슬래그의 점도를 낮추어 줄 필요가 있음을 알았다. 기존의 점도예측 모델들 중에 점도 예측 값이 중간치 정도의 경향을 보이는 Hoy가 개발한 모델을 기준으로 가스화기의 적정 운전온도에서 Flux로 첨가할 석회석 양을 산출하였다. 본 슬래그 점도모델들의 적용 결과로부터 실제 가스화기의 운전이나 설계에 슬래그의 특성을 파악하여 운전조건 도출이나 해석에 활용하기 위해서는 운전예정인 탄종에 대한 점도측정 실험을 병행하여 적정한 점도 예측모델을 선정하는 것이 중요함을 알 수 있었다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.38 no.2
• /
• pp.28-28
• /
• 2001

능동제어형 전계방출 디스플레이의 전자공급원으로서 능동제어형 전계 에미터 어레이의 회로모델이 제안되었다. 능동제어형 전계 에미터 어레이는 전계방출을 안정화시키고 저전력구동을 위한 수소화 된 비정질 실리콘 박막 트랜지스터와 Spindt형 Mo 전계 에미터 어레이로 구성되었고 같은 유리기판 위에 제작되었다. 비정질 박막 트랜지스터와 Spindt형 Mo 전계 에미터 어레이의 전기적 특성으로부터 추출된 기본 모델 변수는 제안된 능동제어형 전계 에미터 어레이 회로모델에 입력되었고 SPICE 회로 시뮬레이터를 사용하여 특성을 분석하였다. 제작된 소자의 측정값과 DC 시뮬레이션 결과를 비교한 결과 두 값이 상당히 일치함으로써 등가회로 모델의 정확성을 확인하였다. 또한 제작된 소자의 transient 시뮬레이션 결과 전계 에미터 어레이의 게이트 커패시턴스와 TFT의 구동능력이 반응시간에 가장 크게 영향을 끼치고 있음을 확인하였다. 제작된 능동제어형 전계방출 에미터 어레이는 pulse width modulation으로 구동하는 경우 15㎲의 반응시간을 얻었고 이 값으로는 4bit/color의 계조(gray scale)표현이 가능하였다.

• Proceedings of the KIEE Conference
• /
• 2003.10a
• /
• pp.174-177
• /
• 2003

본 논문에서는 AC PDP의 유지방전구간에서의 인가전압에 따른 방전전류, 공간전압, 벽전하 등의 변화를 새로운 AC PDP를 위한 등가회로모델을 사용하여 효율적이고 간편하게 시뮬레이션 한 결과를 소개한다. 벽전하의 정확한 분석은 안정적이고 효율적인 AC PDP의 구동 방법을 개발하기 위해 계속 연구, 보고 되어 왔지만, 인가되는 전압의 변화에 따른 시간적인 셀 내부의 변화를 빠르고 편리하게 분석하고 이해하는데 효과적인 방법은 제시되지 못하였다. 본 논문에서는 AC PDP의 전극간 물리적인 특성을 고려하여 3개의 직렬 커패시터와 1개의 병렬 커패시터, 2개의 싸이리스터를 사용하여 AC PDP를 위한 등가회로모델을 구성하여 제시하였다. 제안된 등가회로모델은 SPICE와 같은 표준 회로시뮬레이션 툴에 손쉽게 적용가능하며, 이러한 방법으로 분석된 패널내의 전류, 공간전압, 벽전하의 동특성을 소개하였다. 등가회로모델을 이용한 시뮬레이션 결과는 실험을 통한 측정 결과와 비교하여 그 정확성을 검증하였다. 인가전압의 시간적 변화의 따른 유입전류 및 셀 내의 전압 및 전하의 분포를 손쉽고 정확하게 시뮬레이션 할 수 있는 본 AC PDP의 등가회로모델은 AC PDP의 특성을 이해하는 데에 중요한 도구가 될 것이며 효율적인 구동 방식의 개발 및 분석 등에 널리 활용될 수 있을 것이다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.37 no.10
• /
• pp.25-32
• /
• 2000

We provided a model for accurately computing the Hysteresis characteristics of the ferrelectric thin film capacitors. This model is developed form the semi-empirical ferroelectric model based on the double well harmonic oscillator. We have seen that this model is consistent with physical analysis using the Preisach's hysteresis distribution. This model includes the parameters representing the slope of changing Hysteresis curves and the imprint of ferroelectric capacitors. Besides, we showed that this model could predict accurate sub-hystersis loop by the turning points when the polarities of applied voltage were changed before saturation. The simulation and measurement result showed that this model is well applicable to both PZT and SBT materials. This model has been described by AHDL and successfully implemented into Spectre simulator to provide circuit design environment of commercial CAD tools such as Cadence software.

• Journal of the Korean Vacuum Society
• /
• v.15 no.3
• /
• pp.246-258
• /
• 2006

A circuit model has been developed to analyze characteristics of the PSII(plasma source ion implantation) pulse system with dynamic plasma load. The plasma sheath in front of the immersed planar target biased with a negative-high voltage pulse is assumed to be governed by the dynamic Child-Langmuir sheath model. Target current is self-consistently varied with the applied voltage by using the voltage-controlled current source in the circuit model. Circuit simulations are conducted with Pspice circuit simulator, and simulated pulse currents and voltages on the target are compared and confirmed with experimental results for various voltage pulses and plasma conditions.

• Proceedings of the Korean Institute of Intelligent Systems Conference
• /
• 2002.12a
• /
• pp.199-202
• /
• 2002

신경회로망을 동적 정보처리에 응용하기 위해서는 비대칭 결합 신경회로망에서 생성되는 동적 상태천이에 관한 직관적 이해가 필요하다. 자기결합을 갖고 결합하중치가 비대칭인 순환결합형 신경회로망은 복수 개의 리미트사이클이 기억 가능하다는 것이 알려져 있다. 현재까지 이산시간 모델의 네트워크에 대한 상태천이 해석은 상세하게 이루어져 왔다. 그러나 연속시간 모델에 대한 해석은 네트워크 규모의 증가에 따른 급격한 계산량의 증가 때문에 연구가 그다지 활발하게 이루어지지 않고 있다. 본 논문에서는 각 뉴런이 최근접 뉴런에만 이진화된 결합하중 +1 및 -1로 연결된 연속시간모델 순환결합형 신경회로망의 동적인 상태천이 특성을 해석하여 이산시간 모델에서 기억 가능한 리미트사이클과의 차이점을 분석한다. 또한 연속시간 네트워크 모델에 카오스 신호를 인가하여 리미트사이클간의 천이를 제어할 수 있는 가능성을 분석하여 동적정보처리에 네트워크를 응용할 수 있는 가능성을 검토한다.

• Electronics and Telecommunications Trends
• /
• v.5 no.2
• /
• pp.39-50
• /
• 1990

다층 퍼셉트론 신경회로망 모델이 여러가지 복잡한 문제를 역전파 학습에 의하여 해결할 수 있다고 보고된 후로, 이 모델을 이용한 응용분야의 연구가 활발하다. 그렇지만, 이 다층 퍼셉트론 모델은 오랜 학습시간이 필요하며, 또 분류경계가 입력층과 숨겨진 층간의 연결가중치에 의해 결정되는 초기하 평면의 조합으로 이루어지기 때문에, 숨겨진 층의 뉴런 수가 부족하면 분류경계를 제대로 나타낼 수 없게 된다. 이러한 단점들을 극복하기 위하여 숨겨진 층의 활성화 함수는 시그모이드 형태가 아닌 가우스 함수가 되도록 하고 이 가우스 함수들의 선형적 합에 의하여 출력층 뉴런들의 값이 결정되는, 즉, 가우스 함수가 출력층의 전위함수(potential function)가 되는 신경회로망이 여러번 제안되었다. 본 논문에서는 가우스 함수를 전위함수로 가지는 신경회로망 모델들에 대하여 이 모델들의 실제 응용 예와 함께 알아보겠다.

• Journal of the Korean Institute of Telematics and Electronics C
• /
• v.36C no.11
• /
• pp.18-28
• /
• 1999

A new equivalent circuit model of package (SOP, Small Outline Package) is presented for designing radio frequency integrated circuits (RFIC). In the RF region, the paddle of a package does not work as an ideal ground. Further parasitics due to both coupling and loss have a substantial effect on MMIC. The equivalent circuit model and parameter extraction methodology for the electrical characteristics of the package are described by illustrating the SOP type packages. The accuracy of the model is evaluated by comparing the s-parameters of the commercial full-wave solver and those of HSPICE simulation with the circuit model. The proposed model shows an excellent agreement with full-wave analysis up to about 8GHz.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.3 no.4
• /
• pp.353-364
• /
• 1998

This paper presents a systematic approach to the modeling of power electronic circuits with systemlongrightarrowlevel simulation l languages. It is shown that a circuit model reduces to one of four basic types according to input/output conditions. The e elementary models for single series components and shunt components are derived which are integrated to develop a m model of given converter circuit. The constraints imposed on the model development-matching input/output conditions a and avoiding algebraic loop-are discussed in relation to the realization example of a buck converter circuit model. It is s shown that the constraints can always be fullfilled by introducing fictitious interface blocks, which is generalized to the c concept of model transformation.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.37 no.9
• /
• pp.78-85
• /
• 2000

A new analytical VLSI interconnect delay model is presented and its accuracy is experimentally verified. In the model, the transmission line parameter variations due to skin effect, proximity effect, and silicon substrate effect are taken into account. That is, the circuit model of the interconnect line that includes these effects is newly developed and analyzed. For the model verification, test patterns combined the coplanar structure with microstrip were designed by using 0.35${\mu}m$ CMOS process technology. It is shown that the accuracy of the model is less than about 10% error.