• 한국콘텐츠학회논문지
• /
• 제7권2호
• /
• pp.92-99
• /
• 2007

본 논문은 기존의 블록 암호 프로세서를 128-bit 구조에서 32-bit구조로 소형화시킨 저 전력 구조를 제안하였다. 본 논문의 목적은 암호 이론 연구가 아닌 실용화 연구로서 실용화 결과를 보이는 것이다. 제안된 구조는 하드웨어 크기를 줄이기 위해 데이터 패스와 확산 함수가 수정되었다. 저전력 암호회로의 예로서 ARIA 알고리즘을 고쳐서 4개의 S-box가 사용되었다. 제안된 32-bit ARIA는 13,893 게이트로 구성되어있으며 기존 128-bit 구조보다 68.25% 더 작다. 설계된 회로는 매그너칩스의 0.35um CMOS 공정을 기반으로 표준 셀 라이브러리를 이용하여 합성되었다. 트랜지스터 레벨에서 전력 시뮬레이션 결과 이 회로의 전력 소모는71MHz에서 기존의 128-bit ARIA구조의 9.7%인 61.46mW으로 나타났다. 이 저전력 블록 암호 회로는 전원이 없는 무선 센서 네트워크 또는 RFID 정보보호에 핵심요소가 될 것이다.

• 한국광학회지
• /
• 제11권2호
• /
• pp.108-113
• /
• 2000

본 논문에서는 새롭게 제안한 ASE 차동 감시 방법을 이용하여 EDFA의 이득 과도 현상 및 정상상태의 이득 오차를 제어하는 방법에 대해 기술한다. 현재까지 EDFA의 과도현상을 해결하기 위해 제안된 방법들은 대부분 제어에 있어서 특정한 기준점을 필요로 하기 때문에 다양한 규격을 갖는 증폭기들에 적용하고자 할 때에는 증폴기 각각의 특성을 측정하여 제어 파라미터를 변경하거나 제어 회로를 수정해야 하는 불편이 있어Te. 본 논문에서는 이를 해결하기 위한 방법으로서 이득 대력양단의 ASE 파워를 서로 비교하여 얻은 이득 평탄도의 변화를 이득의 변화로 간주하는 이득 오차 검출기를 제안하였다. 제안한 방법은 이득과 이득 평탄도의 1:1 대응관계를 이용하는 것으로서, 밀도 반전의 변화를 직접적으로 반영할 뿐만 아니라, 그 동작에 있어서 제어 회로의 기준점을 필요로 하지 않기 때문에 하나의 회로를 서로 다른 이득 특성을 갖는 증폭기에 회로의 변경 없이 적용할 수 있다는 장점을 가지고 있다. 이를 검증하기 위해 실제 제작된 EDFA 및 여러 개의 EDFA로 연결된 링크를 대상으로 완전한 이득 고정 시스템을 구현하였는데 제작된 증폭기의 정상상태 이득 및 이득 고정 시스템의 설계 파라미터에 무관하게 정확한 이득 고정 성능을 얻을 수 있었다.

• 공학교육연구
• /
• 제5권1호
• /
• pp.19-26
• /
• 2002

본 논문에서는 학습자와 교수자간의 상호작용을 극대화하여 웹 상에서 효과적인 학습이 일어날 수 있도록 하는 기초전기회로 가상실험실을 자바 애플릿을 이용하여 구현하였다. 제안된 가상 실험실은 크게 실험원리학습실, 모의실험학습실, 자바가상실험학습실 및 가상실험실 관리 및 평가시스템으로 구성되어 있어 학습자로 하여금 흥미를 유발하여 전기회로실험을 간단한 마우스 조작만으로 수행하여 예비실험 결과를 데이터베이스에 저장하여 PHP를 이용하여 예비보고서 형태로 작성하여 학습자로 하여금 출력하여 프린트할 수 있도록 하였다. 본 논문에서 구현된 효율적인 기초전기회로 가상실험실은 수많은 방법중의 하나로써 향후 많은 수정과 보완이 이루어지리라 기대하며 기존의 교육시스템에서 발생되는 문제를 상당부분 보완할 수 있을 것으로 생각된다.

• 대한전자공학회논문지
• /
• 제21권3호
• /
• pp.6-12
• /
• 1984

기존의 2단 양자화된 1차 디지탈 위상포착회로(DPLL)의 포착시간과 정상상태에서의 위상오차를 줄이기 위한 방법을 연구하였다. 기본적인 DPLL에 하향(falling) 영전위교차시간을 검출하여 위상을 교정하는 회로를 첨가하여 그 성능을 개선하기 위한 연구를 하였으며 기본적인 DPLL의 성능과 비교하였다. 그래프방식을 사용하여 잡음이 없는 상태에서 위상스텝 및 주파수 스텝입력에 대한 DPLL의 위상포착과정을 시각적으로 해석하였다. 정현파 입력에 협대역임의잡음(narrow band random noise)이 섞여 있을 때 DPLL의 성능을 분석하기 위해서 Chapman-Kolmogorov 방정식을 사용하였다. 이 방법은 컴퓨터에 의한 모의 시험을 통하여 입증되었다. 수정된 DPLL의 정상상태의 위상오차와 평균포착시간이 기본적인 DPLL의 그것들과 비교되었다. 수정된 DPLL의 포착시간은 거의 두 배 정도 빨라졌으며 정상상태의 위상오차는 신호대잡음비가 커짐에 따라 개선의 폭이 중가하여 결국 영에 접근함을 알 수 있었다.

• 한국조명전기설비학회지:조명전기설비
• /
• 제1권2호
• /
• pp.49-56
• /
• 1987

에너지 절약을 위하여 방전등을 고조파 전원으로 동작시킨다. 방전등을 포함한 고조파 전원 회로를 설계할 경우, 램프의 특성을 알아야하며, 이에 많은 방법과 수식 모델이 제안되고 있다. 본 연구에서는, 에너지 절약 효과가 큰, 형광램프의 전압-전류 특성을 나타내기 위하여, 비선형 저항 모델을 제안하고, 이를 인덕터 및 커패시터 안정기를 사용한 회로에 적용, 그 유용성을 검증하였다. 이 수식 모델은 다른 모델과는 달리 비교적 쉽게 얻을 수 있다. 또한, 비교를 위하여, 수정된Francis 방정식을 이용한 방법을 검사하였다. 본 연구에 사용된 방법은 기본적으로 다른 방전등에도 적용이 될 수 있다. 결과로서, 1) 3차 다항식의 비선형 저항 모델로 좋은 결과를 얻을 수 있다. 2) 고조파 점등시, 상수 계수를 사용하는 수정된 Francis 방정식은 적용할 수 없다.

• 인지과학
• /
• 제7권3호
• /
• pp.37-60
• /
• 1996

생물심리학적 관점에서,학습은 우리가 환경으로부터 얻은 정보를 뇌내 신경세표의 회로망으로 전이시키는 과정이라 할 수 있다. 학습과 기억의 생물할적 실체를 찾고자 하는 연구들에는,기억 또는 정보의 저장이 신경계내 시냅스수정의 방식으로 이루어진다는 가정하에,특정 유형의 학습과 관련된 신경회로를 규명하고 신경가소성의 기초를 밝히려는 노력들이 있었다.이와는 달리 신경계내 뉴련들로 연결된 복잡한 신경망의 형태들이 특정정보를 표상한다고 보고,학습과 기억에 관련된 신경구조물들의 상호작용 기초를 분석 하려는 노력들이 있었다.본 연구는,전자의 입장에서,학습과 기억에 필수적인 엔그램의 부위를 찾기 위하여 사용된느 연구방법과 주요 실험동물 모델체계들의 특성,그리고 이러한 모델체계들을 사용한 연구결과들을 개관하였다.즉,본 논고는 실험동물 모델체계를 사용하여 학습과 기억에 필수적으로 관여하는 기억흔적회로를 찾아내고,그 신경회로내에서 학습과 기억에 결정적인 신경의 가소적 변화가 일어나는 부위를 규명하며,학습과정중에 신경수준에서 일어나는 시냅스의 수정에 대한 신경생리적,생화학적 기제를 밝히고자 한 연구들을 개관하였다.

• 한국전자통신학회논문지
• /
• 제17권1호
• /
• pp.173-180
• /
• 2022

근사 컴퓨팅은 효율적인 하드웨어 컴퓨팅 시스템을 설계하기 위한 유망한 방법이다. 근사 곱셈은 고성능, 저전력 컴퓨팅을 위한 근사 계산 방식에 사용되는 핵심적인 연산이다. 근사 4-2 compressor는 근사 곱셈을 위한 효율적인 하드웨어 회로를 구현할 수 있다. 본 논문에서는 저면적, 저전력 특성을 갖는 근사 곱셈기를 제안하였다. 근사 곱셈기 구조는 정확한 영역, 근사 영역, 상수 수정 영역의 세 영역으로 나누어진다. 새로운 4:2 근사 compressor를 사용하여 근사 영역의 부분 곱 축소를 단순화하고, 간단한 오류 수정 방식을 사용하여 근사로 인한 오류를 보상한다. 상수 수정 영역은 오차를 줄이기 위해 확률 분석을 통한 상수를 사용하였다. 8×8 곱셈기에 대한 실험 결과, 제안한 근사 곱셈기는 기존의 4-2 compressor 기반의 근사 곱셈기보다 적은 면적을 요구하면서 적은 전력을 소비함을 보였다.

• 대한전자공학회논문지SD
• /
• 제43권12호
• /
• pp.23-32
• /
• 2006

다층 고속 디지털 보드에 대한 빠르고 정확한 전압 버스 설계 방법은 정확하고 정밀한 고속 보드에 전원 공급망 설계 방법을 위해 고안되었다. FAPUD는 PBEC(Path Based Equivalent Circuit)모델과 망 합성 방법의 두 중요 알고리즘을 기반으로 구성된다. PBEC 모델 기반의 회로 레벨의 2차원 전원 분배 망의 전기적 값으로부터 lumped 1차원 회로 모델로 간단한 산술 표현들을 활용한다 제안된 PBEC 기반인 회로 단계 설계는 제안한 지역 접근법을 이용해 수행된다. 이 회로 단계 설계는 온칩 디커플링 커패시터의 크기, 오프칩 디커플링 커패시터의 위치와 크기, 패키지 전압 버스의 유효한 인덕턴스를 직접 결정하고 계산한다. 설계 출력에 따라 모든 디커플링 커패시터가 포한된 lumped 회로 모델과 전압 버스의 레이아웃은 FAPUD 방법을 이용한 후 얻을 수 있다. 미세조정 과정에서, I/O Switching에 의해 덧붙여진 Simultaneous Switching Noise(SSN)를 고려한 보드 재 최적화가 수행될 수 있다 이는 전원 공급 잡음에 I/O 동작 효과가 lumped 회로 모델을 가지고 전 동작 주파수 범위에 대해 추산될 수 있기 때문이다. 게다가 만약 설계에 조정이 필요하거나 교체해야 한다면, FAPUD 방법은 다른 전면 설계변경 없이 디커플링 커패시터들을 대체하여 설계를 수정하는 것이 가능하다. 마지막으로 FAPUD 방법은 전형적인 PEEC 기본설계 방법과 비교해 정확하고 FAPUD 방법의 설계 시간은 전형적인 PEEC 기본 설계 방법의 시간보다 10배가 빠르다.

• 한국정보처리학회논문지
• /
• 제6권6호
• /
• pp.1656-1666
• /
• 1999

회로가 복잡해지고, 고속화되면서 회로의 동작에 대한 검사 뿐 아니라, 회로가 원하는 시간 내에 동작함을 보장하는 지연 검사의 중요성이 점점 커지고 있다. 본 논문에서는 주사환경을 사용하는 순차회로에서의 경로 지연 고장을 위한 테스트 패턴 생성 과정을 효율적으로 수행할 수 있도록 빠른 시간에 간접 유추를 수행할 수 있는 알고리즘을 제안한다. 구조적으로 발생 가능한 정적 학습 과정은 테스트 패턴 생성 과정 중의 선행 처리 단계에서 각각의 게이트에 정적 학습이 발생할 수 있는 경우를 분석하여 그 정보를 각각의 게이트에 대해 저장하고 있다가 알고리즘을 이용한 테스트 패턴 생성 과정 중 조건에 만족하는 경우에 유추될 수 있는 값을 바로 할당하게 된다. 본 논문에서는 이를 지연고장 검출에 맞도록 수정하여 이용하였다. 회로 내에 몇몇 주입력에서 나온 신호선을 모두 포괄하는 분할지점이 존재하면, 이 지점을 지나는 경로들 중에 그 이전, 혹은 이후의 경로가 동일한 경로들은 분할지점에 의해 분할된 입력의 부분들이 같은 입력값을 필요로 함을 예상할 쑤 있다. 본 논문에서는 경로 지연 고장 검출에서 유용하게 사용될 수 있는 이러한 회로분할을 사용하여 보다 효율적으로 테스트 입력을 생성하였다. 마지막으로, 이 두 가지 알고리즘을 적용한 효율적인 경로 지연 고장 테스트 입력 생성기를 개발하였으며, 알고리즘의 효용성을 실험을 통하여 입증하였다.

• 대한전자공학회논문지SD
• /
• 제45권11호
• /
• pp.95-101
• /
• 2008

최근 발진수정자에 칩패키지를 결선한 SMD형의 적층세라믹 발진기를 많이 사용한다. 이러한 발진기들은 그 길이 및 패키지 내부의 패턴 등에 의하여 부유인덕턴스 및 기생 커패시턴스가 발생하고, 전원의 반사 및 잡음 발생으로 출력신호의 진폭감소 및 신호 손실이 발생하여 발진기 성능을 정상적으로 평가할 수 없다. 본 논문에서는 발진기와 계측기의 부정합임피던스로 부터 발생한 신호 손실 및 진폭감소를 방지하기 위해 지그 회로를 개발한다. 이를 통하여 발진기의 정확한 스펙트럼 분석 및 성능을 평가함으로써 발진기의 성능향상을 기한다.