• Title/Summary/Keyword: 형식 검증

Search Result 599, Processing Time 0.025 seconds

Verification method and Simulation of Object model Converted to Formal Specification (형식명세로 변환된 객체모델의 검증방법과 시뮬레이션)

  • Lim, Keun
    • Journal of the Korea Society of Computer and Information
    • /
    • v.12 no.6
    • /
    • pp.123-130
    • /
    • 2007
  • In this paper, We define convert rules from objects and relation presented in object model to the state and operation domain in formal specification. Namely, object and relation in information model converted to state domain in formal specification. State, event and behavior converted to operation domain. And that way informal object model change to formal language, it can be verify through formal method. Verification process make an offer convenience and confidence in software development early phase. And we implement simulation tool in order to verification method of formal specification and to consistency verified model between user's requirement. It is possible to select the suitable model and reduce the costs and efforts on software development.

  • PDF

AIN Protocol conformance test Suite Generation Using Formal Methods (지능망 교환기에 대한 INAP 적합성 시험 스위트 개발 및 검증)

  • Do, Hyeon-Suk;Bae, Seong-Yong;Kim, Sang-Gi
    • The Transactions of the Korea Information Processing Society
    • /
    • v.5 no.3
    • /
    • pp.741-750
    • /
    • 1998
  • 본 논문에서는 형식 기법을 이용하여 차세대 지능망 응용 프로토콜(INAP:Intelligent Network Application Protocool)적합성 시험 스위트를 생성하는 방법 및 IUT(Implenentation Under Test)시뮬레이터를 구축하여 시험을 수행함으로써 시험 스위트를 검증하는 방법에 관해 기술한다. SDL(Specification and Description Language)과 같은 형식 언어를 사용하여 INAP FSM(Finite State Machine)을 모델링하고 MSC(Message Sequence Chart)로 시험 목적을 기술한다. 기술된 FSM모델과 시험 목적을 검증하기 위해 모의 시험을 거치며, 검증이 완료된 후 시험 스위트로 변환이 된다. 형식 기법을 이용하여 INAP규격을 정확하게 기술할 수 있을 뿐 아니라 시험 스위트를 자동으로 생성함으로써 시간과 비용을 절감할 수 있다. 또한 생성된 시험 스위트를 시험기에 탑재하여 IUT시뮬레이터를 대상으로 시험을 수행함으로써 시험 스위트를 검증할 수 있는 방안을 제시하였다.

  • PDF

Verification of Automatic PAR Control System using DEVS Formalism (DEVS 형식론을 이용한 공항 PAR 관제 시스템 자동화 방안 검증)

  • Sung, Chang-ho;Koo, Jung;Kim, Tag-Gon;Kim, Ki-Hyung
    • Journal of the Korea Society for Simulation
    • /
    • v.21 no.3
    • /
    • pp.1-9
    • /
    • 2012
  • This paper proposes automatic precision approach radar (PAR) control system using digital signal to increase the safety of aircraft, and discrete event systems specification (DEVS) methodology is utilized to verify the proposed system. Traditionally, a landing aircraft is controlled by the human voice of a final approach controller. However, the voice information can be missed during transmission, and pilots may also act improperly because of incorrectness of auditory signals. The proposed system enables the stable operation of the aircraft, regardless of the pilot's capability. Communicating DEVS (C-DEVS) is used to analyze and verify the behavior of the proposed system. A composed C-DEVS atomic model has overall composed discrete state sets of models, and the state sequence acquired through full state search is utilized to verify the safeness and the liveness of a system behavior. The C-DEVS model of the proposed system shows the same behavior with the traditional PAR control system.

Requirement Verification to Improve Reliability of the Requirement Specification in Object-Oriented Software Development (객체 지향 소프트웨어 개발에서 요구 사양의 신뢰성을 향상시키기 위한 요구 검증)

  • 정안나;염근현
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 1998.10b
    • /
    • pp.579-581
    • /
    • 1998
  • 소프트웨어 개발에서 나타나는 많은 오류는 요구 사항에 대한 정확한 이해의 부족에서 기인된다. 따라서 분석 단계에서 요구사항을 정확하게 나타내는 활동은 전체 소프트웨어의 신뢰성에 큰 영향을 미치게 된다. 요구 검증은 요구 분석 활동에서 산출되는 정보가 요구 문서의 정보를 바르게 나타내는가를 검증하는 활동이다. 본 연구에서는 객체 지향 소프트웨어의 개발에서 요구 검증을 수행하기 위해 OFL(Object-oriented Formal Language)과 질의 추출을 적용하였다. OFL은 객체 지향 형식 상태변이사항(Formal state transition specification)으로 형식 언어가 기자고 있는 명확성을 유지하며 분석 활동의 결과를 체계적으로 제시한다. 이러한 결과와 요구 문서와의 비교를 위하여 질의 추출이 수행된다. 이는 질의를 통하여 요구 문서에서는 나타나는 정보를 체계적으로 정리하여 개발 의뢰자가 제시한 요구 사항과 개발자가 제시하는 요구 사양간에 일치성과 완전성이 존재함을 검증한다. 이러한 요구 검증은 요구 사양의 신뢰성뿐만 아니라 개발되는 소프트웨어의 신뢰성을 향상시킨다.

A Framework for Verifying Payment Protocol Security (지불프로토콜 보안 검증을 위한 구조)

  • 한국희;권영직
    • Proceedings of the Korea Society for Industrial Systems Conference
    • /
    • 2002.06a
    • /
    • pp.209-218
    • /
    • 2002
  • 보안의 형식검증은 시스템의 초기 상태를 정의하고 트랜잭션을 통해 그 상태를 추적하며 보안을 위해 각 상태를 체크하는 과정이다. 보안 증명이 잘못될 수 있는 경우는 시스템의 초기상태를 정의할 때와 상태가 안전하기 위한 조건을 정의할 때인데, 본 논문에서는 상태 트랜잭션을 위해 BAN 논리를 이용하여 대표적인 지불프로토콜인 NetBill 프로토콜에 대한 형식기법을 제안하였으며, 보안 프로토콜의 증명을 위해 BAN 논리의 확장을 제시했다. 이러한 확장된 연구결과는 원자성, 익명성 및 프라이버시와 같은 다른 중요한 보안의 특성을 증명하기 위해 이용될 수 있다.

  • PDF

A Study on the Verification of Design Compatibility for a Europe Type Automatic Coupler Head according to TSI Certification Standards (TSI 인증기준에 따른 유럽 표준형 자동복합연결기 헤드의 설계적합성 검증 연구)

  • Min, Kyeong Bin;Park, Jin Kyu;Kang, Ji Sung;Kim, Ki Nam
    • Journal of the Korean Society for Railway
    • /
    • v.19 no.1
    • /
    • pp.29-37
    • /
    • 2016
  • The type approval system of the railway safety law, which was enforced in 2014, has been preferentially applied to the field of railway vehicles. The type approval system addresses railway vehicles and railway constituents. Unlike the previous system, it requires serial verification stages divided, in consecutive order, into verification of design compatibility and conformity and type test. These stages are in accord with international certification systems including TSI certification of the European commission. This study has been carried out to find and meet the design requirements for a coupler head, which is a part of the automatic coupler system; requirements were drawn from TSI and technical specifications that are subordinate to the domestic railway approval system. Through this study, it has been found that there exist 34 design requirements to acquire a complete coupler head. Among those requirements, 32 were verified by document inspection and two were able to be verified by performing FEA and gathering range analysis data.

Algebraic Accuracy Verification for Division-by-Convergence based 24-bit Floating-point Divider Complying with OpenGL (Division-by-Convergence 방식을 사용하는 24-비트 부동소수점 제산기에 대한 OpenGL 정확도의 대수적 검증)

  • Yoo, Sehoon;Lee, Jungwoo;Kim, Kichul
    • Journal of IKEEE
    • /
    • v.17 no.3
    • /
    • pp.346-351
    • /
    • 2013
  • Low-cost and low-power are important requirements in mobile systems. Thus, when a floating-point arithmetic unit is needed, 24-bit floating-point format can be more useful than 32-bit floating-point format. However, a 24-bit floating-point arithmetic unit can be risky because it usually has lower accuracy than a 32-bit floating-point arithmetic unit. Consecutive floating-point operations are performed in 3D graphic processors. In this case, the verification of the floating-point operation accuracy is important. Among 3D graphic arithmetic operations, the floating-point division is one of the most difficult operations to satisfy the accuracy of $10^{-5}$ which is the required accuracy in OpenGL ES 3.0. No 24-bit floating-point divider, whose accuracy is algebraically verified, has been reported. In this paper, a 24-bit floating-point divider is analyzed and it is algebraically verified that its accuracy satisfies the OpenGL requirement.

Evaluation of Judging Structural Performance Based Design in Steel Structure (강구조 건축물의 성능기반설계를 위한 성능규정치의 평가)

  • Oh, Sang-Hoon;Oh, Young-Suk;Hong, Soon-Jo
    • Proceedings of the Computational Structural Engineering Institute Conference
    • /
    • 2009.04a
    • /
    • pp.557-560
    • /
    • 2009
  • 본 연구에서는 건물의 규모, 용도 및 형식 등에 따라 다양하게 요구되는 성능에 대응할 수 있도록 하기 위한 성능설계에 대한 개념을 검증하고, 강구조 건축물의 특성을 고려한 성능레벨 및 성능한계에 대한 분류방법을 제안하였다. 또한 강구조 건축물의 경우 강도가 높고 경량인 특성에 의해 다른 구조형식에서는 크게 고려하지 않아도 되는 거주성능 및 진동특성을 제어하여 기능을 유지하기 위한 성능레벨을 설정하여 구조물이 항복하기 전의 성능레벨을 기능유지 및 무손상의 2단계로 제시하고, 이 때의 한계치를 기능한계 및 손상한계로 구분하였다. 강구조 건축물의 손상한계를 정의하기 위해 강구조 건축물의 설계 예를 이용하여 항복 층간변형각을 조사하였다. 그 결과 구조물의 손상발생을 억제할 수 있는 손상한계를 규정하기 위해 주로 사용하고 있는 층간변형각은 구조형식 및 설계방법에 따라 편차가 크게 나타나고 있으므로 손상한계치의 층간변형각을 임의로 설정하는 것은 매우 어려우며 향후 이에 대한 해석적, 실험적 검증이 필요할 것으로 판단되었다.

  • PDF

The Translation Method to formal specification of Object Model (객체모델에 대한 형식명세로의 변환 방법)

  • Lim, Keun;Kwon, Young-Man
    • Journal of the Korea Society of Computer and Information
    • /
    • v.8 no.4
    • /
    • pp.21-27
    • /
    • 2003
  • In these paper, we define object models in order to represent a correct analysis model, propose translation method to formal specification necessary to uniform and standard. The translated model provide to correctness, consistency and completeness. If it is happen to error in the VDM specification, we can verify model to adapt initial object model step. It increase correctness to retrieval, reduce the costs and efforts of after development because of the verified model used to basic specification in design step.

  • PDF

Improving Symbolic Model Checking Performance Withy Retiming (Retiming을 이용한 Symbolic Model Checking 성능 향상에 관한 연구)

  • Kang, Hyeong-Ju
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.14 no.10
    • /
    • pp.2310-2316
    • /
    • 2010
  • This paper presents an application of retiming to model checking, a branch of formal verification. Retiming can change the transition relation of a circuit without changing its input-output behaviour by relocating its registers. With the retiming, a given circuit can have a different structure more adequate for model checking. This paper proposes a cost function to reflect the number of registers and the characteristic of its transition relation and develops a heuristic annealing algorithm to search efficiently the circuit structures obtained by retiming. Experimental results show that the proposed method can improve the model checking performance.