• 제목/요약/키워드: 형식 검증

검색결과 593건 처리시간 0.032초

형식명세로 변환된 객체모델의 검증방법과 시뮬레이션 (Verification method and Simulation of Object model Converted to Formal Specification)

  • 임근
    • 한국컴퓨터정보학회논문지
    • /
    • 제12권6호
    • /
    • pp.123-130
    • /
    • 2007
  • 본 논문은 객체모델에서 표현되는 객체와 관련성을 형식명세의 상태와 오퍼레이션 도메인으로의 변환 규칙을 제시하였다. 즉 정보모델의 요소인 객체와 관련성을 형식명세 표현에서 상태영역으로 변환하였다. 동적모델의 상태, 이벤트, 행위를 오퍼레이션 영역으로 변환하였다. 비형식적인 객체모델을 형식 명세 언어로 변환하므로써 객체모델을 정형화된 방법으로 검증할 수 있다. 검증과정을 통해 소프트웨어 개말 초기단계에서 모델링 과정의 편리함과 신뢰성을 제공할 수 있다 또한 검증된 모델과 사용자 요구사항 사이의 일관성을 위해 시뮬레이션 도구를 구현하였다. 시뮬레이션 도구는 적합한 모델의 선택과 검증이 가능하도록 하므로 소프트웨어 개발비용과 노력, 개발 시간을 최소화할 수 있다.

  • PDF

지능망 교환기에 대한 INAP 적합성 시험 스위트 개발 및 검증 (AIN Protocol conformance test Suite Generation Using Formal Methods)

  • 도현숙;배성용;김상기
    • 한국정보처리학회논문지
    • /
    • 제5권3호
    • /
    • pp.741-750
    • /
    • 1998
  • 본 논문에서는 형식 기법을 이용하여 차세대 지능망 응용 프로토콜(INAP:Intelligent Network Application Protocool)적합성 시험 스위트를 생성하는 방법 및 IUT(Implenentation Under Test)시뮬레이터를 구축하여 시험을 수행함으로써 시험 스위트를 검증하는 방법에 관해 기술한다. SDL(Specification and Description Language)과 같은 형식 언어를 사용하여 INAP FSM(Finite State Machine)을 모델링하고 MSC(Message Sequence Chart)로 시험 목적을 기술한다. 기술된 FSM모델과 시험 목적을 검증하기 위해 모의 시험을 거치며, 검증이 완료된 후 시험 스위트로 변환이 된다. 형식 기법을 이용하여 INAP규격을 정확하게 기술할 수 있을 뿐 아니라 시험 스위트를 자동으로 생성함으로써 시간과 비용을 절감할 수 있다. 또한 생성된 시험 스위트를 시험기에 탑재하여 IUT시뮬레이터를 대상으로 시험을 수행함으로써 시험 스위트를 검증할 수 있는 방안을 제시하였다.

  • PDF

DEVS 형식론을 이용한 공항 PAR 관제 시스템 자동화 방안 검증 (Verification of Automatic PAR Control System using DEVS Formalism)

  • 성창호;구정;김탁곤;김기형
    • 한국시뮬레이션학회논문지
    • /
    • 제21권3호
    • /
    • pp.1-9
    • /
    • 2012
  • 본 논문에서는 공항 정밀접근 항공기의 안전성을 증대시키기 위한 방법으로 S/W 패킷모뎀을 이용한 PAR 관제 자동화 방안을 제안하고, DEVS 형식론을 이용하여 제안하는 시스템의 기능을 검증하였다. 기존의 PAR 관제는 음성으로 항공기를 통제함으로써 조종사의 정보 획득 능력이 떨어질 수 있다. 이를 해결하기 위하여 디지털 신호에 의한 자동 관제 시스템을 제안하고, 공항의 PAR이 추적하고 있는 항공기의 비행경로, 강하각, 거리를 조종사에게 실시간으로 전송해 주고 일반화함으로서 관제사의 숙련도와 관제 특성에 기인하는 요소를 배제할 수 있다. 제안된 시스템의 동작을 검증하기 위하여 확장된 DEVS 형식론인 C-DEVS 형식론을 사용하고, 하나의 모델로 합성된 원자 모델을 통해 시스템의 전체 상태 시퀀스를 검색하여 시스템의 안전성(Safeness)과 필연성(Liveness)을 검증할 수 있다. 제안하는 시스템의 C-DEVS 모델을 기존의 음성 관제 시스템과 비교하여 두 시스템이 동일한 상태 시퀀스를 가짐을 확인하였으며, 모든 상태를 검증함으로써 실제 상황에 적용할 수 있을 것으로 생각된다.

객체 지향 소프트웨어 개발에서 요구 사양의 신뢰성을 향상시키기 위한 요구 검증 (Requirement Verification to Improve Reliability of the Requirement Specification in Object-Oriented Software Development)

  • 정안나;염근현
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 1998년도 가을 학술발표논문집 Vol.25 No.2 (1)
    • /
    • pp.579-581
    • /
    • 1998
  • 소프트웨어 개발에서 나타나는 많은 오류는 요구 사항에 대한 정확한 이해의 부족에서 기인된다. 따라서 분석 단계에서 요구사항을 정확하게 나타내는 활동은 전체 소프트웨어의 신뢰성에 큰 영향을 미치게 된다. 요구 검증은 요구 분석 활동에서 산출되는 정보가 요구 문서의 정보를 바르게 나타내는가를 검증하는 활동이다. 본 연구에서는 객체 지향 소프트웨어의 개발에서 요구 검증을 수행하기 위해 OFL(Object-oriented Formal Language)과 질의 추출을 적용하였다. OFL은 객체 지향 형식 상태변이사항(Formal state transition specification)으로 형식 언어가 기자고 있는 명확성을 유지하며 분석 활동의 결과를 체계적으로 제시한다. 이러한 결과와 요구 문서와의 비교를 위하여 질의 추출이 수행된다. 이는 질의를 통하여 요구 문서에서는 나타나는 정보를 체계적으로 정리하여 개발 의뢰자가 제시한 요구 사항과 개발자가 제시하는 요구 사양간에 일치성과 완전성이 존재함을 검증한다. 이러한 요구 검증은 요구 사양의 신뢰성뿐만 아니라 개발되는 소프트웨어의 신뢰성을 향상시킨다.

지불프로토콜 보안 검증을 위한 구조 (A Framework for Verifying Payment Protocol Security)

  • 한국희;권영직
    • 한국산업정보학회:학술대회논문집
    • /
    • 한국산업정보학회 2002년도 춘계학술대회 논문집
    • /
    • pp.209-218
    • /
    • 2002
  • 보안의 형식검증은 시스템의 초기 상태를 정의하고 트랜잭션을 통해 그 상태를 추적하며 보안을 위해 각 상태를 체크하는 과정이다. 보안 증명이 잘못될 수 있는 경우는 시스템의 초기상태를 정의할 때와 상태가 안전하기 위한 조건을 정의할 때인데, 본 논문에서는 상태 트랜잭션을 위해 BAN 논리를 이용하여 대표적인 지불프로토콜인 NetBill 프로토콜에 대한 형식기법을 제안하였으며, 보안 프로토콜의 증명을 위해 BAN 논리의 확장을 제시했다. 이러한 확장된 연구결과는 원자성, 익명성 및 프라이버시와 같은 다른 중요한 보안의 특성을 증명하기 위해 이용될 수 있다.

  • PDF

TSI 인증기준에 따른 유럽 표준형 자동복합연결기 헤드의 설계적합성 검증 연구 (A Study on the Verification of Design Compatibility for a Europe Type Automatic Coupler Head according to TSI Certification Standards)

  • 민경빈;박진규;강지성;김기남
    • 한국철도학회논문집
    • /
    • 제19권1호
    • /
    • pp.29-37
    • /
    • 2016
  • 국내 철도안전법의 형식승인 제도는 2014년도에 시행되어 현재 차량분야부터 순차적으로 기술기준이 고시되고 있다. 형식승인 제도의 인증 대상품은 철도차량과 철도용품으로 구분되며, 형식승인 제도에서는 기존 인증제도와는 다르게 설계적합성 검증, 설계합치성 검증, 형식시험 검사의 순서로 설계에 대한 입증이 요구되고 있으며, 이는 TSI 인증 등 전세계의 인증 제도와 부합화된 내용이다. 본 연구에서는 유럽 표준형 자동복합연결기 시스템을 구성하는 하부시스템 중 연결기 헤드에 대하여 국내 철도안전법 형식승인 제도와 TSI 기준의 요구사항을 도출하고 그 중에서 설계적합성 검증 항목을 분류하였다. 분류된 34개의 설계적합성 검증항목 중 32개는 도면 및 기술검토서를 통해 검증하였으며, 분석이 필요한 2개의 항목에 대하여 연결범위 분석 및 강도해석을 수행함으로써 유럽 표준형 자동복합연결기 헤드가 국내외 기술기준 및 규격의 요구사항에 적합하게 설계되었음을 확인하였다.

Division-by-Convergence 방식을 사용하는 24-비트 부동소수점 제산기에 대한 OpenGL 정확도의 대수적 검증 (Algebraic Accuracy Verification for Division-by-Convergence based 24-bit Floating-point Divider Complying with OpenGL)

  • 유세훈;이정우;김기철
    • 전기전자학회논문지
    • /
    • 제17권3호
    • /
    • pp.346-351
    • /
    • 2013
  • 모바일 시스템에서는 비용 및 전력 효율이 중요하기 때문에 부동소수점 연산기 개발 시 32-비트 데이터 형식대신 24-비트 데이터 형식을 사용하는 것이 좋다. 하지만 24-비트 데이터 형식을 사용할 경우 32-비트 데이터 형식에 비해 연산기의 정확도가 낮아질 수 있다. 3D 그래픽과 같이 연속적인 부동소수점 연산 처리가 많이 요구될 경우 연산기의 정확도에 대한 논의와 검증이 중요하다. 나눗셈은 3D 그래픽에 사용되는 연산 중 OpenGL에서 규정한 정확도를 만족하기 가장 어려운 연산 중 하나이다. 현재까지 OpenGL에서 규정한 정확도를 만족하는 것이 대수적으로 검증된 24-비트 부동소수점 제산기는 알려진 바가 없다. 본 논문에서는 24-비트 부동소수점 제산기를 분석하고, OpenGL ES 3.0에서 규정한 $10^{-5}$의 정확도를 만족함을 대수적으로 검증한다.

강구조 건축물의 성능기반설계를 위한 성능규정치의 평가 (Evaluation of Judging Structural Performance Based Design in Steel Structure)

  • 오상훈;오영석;홍순조
    • 한국전산구조공학회:학술대회논문집
    • /
    • 한국전산구조공학회 2009년도 정기 학술대회
    • /
    • pp.557-560
    • /
    • 2009
  • 본 연구에서는 건물의 규모, 용도 및 형식 등에 따라 다양하게 요구되는 성능에 대응할 수 있도록 하기 위한 성능설계에 대한 개념을 검증하고, 강구조 건축물의 특성을 고려한 성능레벨 및 성능한계에 대한 분류방법을 제안하였다. 또한 강구조 건축물의 경우 강도가 높고 경량인 특성에 의해 다른 구조형식에서는 크게 고려하지 않아도 되는 거주성능 및 진동특성을 제어하여 기능을 유지하기 위한 성능레벨을 설정하여 구조물이 항복하기 전의 성능레벨을 기능유지 및 무손상의 2단계로 제시하고, 이 때의 한계치를 기능한계 및 손상한계로 구분하였다. 강구조 건축물의 손상한계를 정의하기 위해 강구조 건축물의 설계 예를 이용하여 항복 층간변형각을 조사하였다. 그 결과 구조물의 손상발생을 억제할 수 있는 손상한계를 규정하기 위해 주로 사용하고 있는 층간변형각은 구조형식 및 설계방법에 따라 편차가 크게 나타나고 있으므로 손상한계치의 층간변형각을 임의로 설정하는 것은 매우 어려우며 향후 이에 대한 해석적, 실험적 검증이 필요할 것으로 판단되었다.

  • PDF

객체모델에 대한 형식명세로의 변환 방법 (The Translation Method to formal specification of Object Model)

  • 임근;권영만
    • 한국컴퓨터정보학회논문지
    • /
    • 제8권4호
    • /
    • pp.21-27
    • /
    • 2003
  • 본 논문에서는 정확한 분석 모델을 제시하기 위해서 객체 모델을 정의하고, 이 모델을 정형화와 표준화에 필요한 형식명세로 변환하는 방법을 제안한다. VDM 형식으로 변환된 모델은 정확성, 일관성, 완전성을 제공할 수 있다. 증명의 대상인 VDM 명세에서 오류가 발생한다면 초기 객체 모델 단계에 적용하여 객체 모델의 검증이 가능하다. 검증된 객체 모델을 설계 단계의 기반 명세로 사용하므로 추후 개발 단계의 비용과 노력을 최소화하고 객체 모델 선택의 정확성을 높일 수 있다.

  • PDF

Retiming을 이용한 Symbolic Model Checking 성능 향상에 관한 연구 (Improving Symbolic Model Checking Performance Withy Retiming)

  • 강형주
    • 한국정보통신학회논문지
    • /
    • 제14권10호
    • /
    • pp.2310-2316
    • /
    • 2010
  • 이 논문에서는 형식 검증(formal verification)의 한 분야인 모델 검증(model checking)에 재타이밍(retiming) 기법을 적용하는 방법에서 대해 연구하였다. 재타이밍은 주어진 회로의 레지스터들을 재배치함으로써, 입출력 동작을 바꾸지 않으면서 전이 관계(transition relation)을 변환할 수 있는 기법이다. 이러한 재타이밍을 이용하면 모델 검증을 더 효율적으로 수행하도록 회로를 바꿀 수 있다. 이 논문에서는, 레지스터의 개수와 전이 관계의 특성을 반영한 cost 함수를 제안하고, 재타이밍으로 얻을 수 있는 회로 구조들을 효율적으로 탐색하는 heuristic annealing 알고리즘을 개발한다. 제안된 방법이 모델 검증의 성능을 향상시킬 수 있음을 실험 결과를 통해 보여주었다.