• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.369-370
• /
• 2006

This paper presents a new method for Huffman decoding specially designed for the MPEG-2 AAC audio. The method significantly enhances the processing efficiency of the conventional Huffman decoding realized with the ordinary binary tree search method. A data structure is newly designed based on the numerical interpretation of the incoming bit stream and its utilization for the offset oriented nodes allocation. The experimental results show the average performance enhancement of 54% and 665%, compared to those of the conventional binary tree search method and the sequential search method, respectively.

• 한국정보과학회논문지:데이타베이스
• /
• 제37권2호
• /
• pp.82-91
• /
• 2010

네트워크 분야에서 데이터 압축은 네트워크 트래픽을 줄이기 위한 전통적이고 효과적인 방법 중 하나이다. 센서 네트워크의 데이터는 시/공간적인 연관성을 가지고 있으며, 이러한 특성을 이용한 데이터 압축 기법들이 많이 연구되고 있다. 센서 노드는 제한된 범위내의 통신이 가능하며, 자신의 통신 반경내의 데이터만을 활용한다. 만약 네트워크의 전체 데이터 분포 특성을 활용할 수 있다면, 데이터 압축의 효율을 증가시킬 수 있다. 본 논문에서는 네트워크 전체 데이터 분포 특성을 활용하기 위한 새로운 접근의 피드백 배포 기법을 통한 데이터 압축 기법을 제안한다. 제안하는 기법은 기지국 혹은 슈퍼 노드에 의해 수집된 데이터의 빈도를 이용하여 허프만 코드를 생성하고, 배포함으로써 네트워크 전체의 데이터 압축을 용이하게 한다. 본 논문의 우수성을 보이기 위해서 시뮬레이션을 통해 성능 평가를 수행하였으며 그 결과 네트워크의 수명이 약 30% 증가하였다.

• 한국통신학회논문지
• /
• 제29권1C호
• /
• pp.102-110
• /
• 2004

본 논문에서는 이차원 이산 웨이블릿 변환을 이용한 실시간 영상 압축 및 복원 프로세서의 구조를 제안하고 ASIC(Application specific integrated circuit) 라이브러리를 이용하여 최소의 하드웨어로 구현하였다. 구현된 하드웨어에서 데이터 패스부는 웨이블릿 변환과 역변환을 수행하는 DWT 커널(Kernel)부, 양자화기 및 역양자화기, 허프만 엔코더 및 디코더, 웨이블릿 역변환 시 계수의 덧셈을 수행하는 덧셈기 및 버퍼, 그리고 입출력을 위한 인터페이스와 버퍼로 구성하였다. 제어부는 프로그래밍 레지스터와 명령어를 디코딩하여 제어 신호를 생성하는 주 제어부, 그리고 상태를 외부로 알리는 상태 레지스터로 구성된다. 프로그래밍 조건에 따라서 영상을 압축할 때의 출력은 웨이블릿 계수, 양자화 계수 혹은 양자화 인덱스, 그리고 허프만 코드 중에서 선택하여 발생할 수 있고 영상을 복원할 때의 출력은 허프만 디코딩 결과, 복원된 양자화 계수 그리고 복원된 웨이블릿 계수 중에서 선택하여 발생할 수 있다. 프로그래밍 레지스터는 총 16개로 구성되어 있는데 각각이 한번의 수직 혹은 수평 방향의 웨이블릿 변환을 수행할 수 있고 각각의 레지스터들이 차례대로 동작하기 때문에 4 레벨의 웨이브릿 변환을 한번의 프로그래밍으로 수행가능하다. 구현된 하드웨어는 Hynix 0.35m CMOS 공정의 합성 라이브러리를 가지고 Synopsys 합성툴을 이용하여 게이트 레벨의 네트리스트(Netlist)를 추출하였고 이 네트리스트로부터 Vela 툴을 이용하여 타이밍정보를 추출하였다. 추출된 네트리스트와 타이밍정보(sdf 파일)를 입력으로 하여 NC-Verilog를 이용하여 타이밍 시뮬레이션을 수행하여 구현된 회로를 검증하였다. 또한 Apollo 툴을 이용하여 PNR(Place and route) 및 레이아웃을 수행하였다. 구현된 회로는 약 5만 게이트의 적은 하드웨어 자원을 가지고 최대 80MHz에서 동작 가능하였다.

• 한국전자통신학회논문지
• /
• 제7권5호
• /
• pp.1017-1026
• /
• 2012

IT산업의 가속화로 인하여 다양한 미디어 환경이 조성되고 있는 현대사회에 3D-TV 등의 실시간 영상화면은 매우 중요한 이슈이다. 이러한 고화질의 실시간 영상은 매우 다양한 분야에 적용되고 있으며 CCTV 등의 영상 성능에 중요한 파라미터가 되고 있다. 그러나 이러한 고화질의 영상이라도 보안에 취약한 단점이 있기 때문에 보안채널 또는 각종 보안 알고리즘을 이용하여 이러한 단점을 없애고자 하는 시도가 매우 활발히 진행 중에 있다. 본 연구에서는 이러한 단점을 별도의 보안기술을 부가하여 처리속도를 감소시키는 것이 아니라 영상처리 자체에 보안기능을 부가함으로서 실시간 처리 및 보안성을 증대시키기 위한 방안을 제시한다.

• 한국통신학회논문지
• /
• 제35권2C호
• /
• pp.182-192
• /
• 2010

본 논문은 이진 영상 압축 표준인 JBIG2의 주요 구성모듈을 하드웨어 IP(Intellectual Property)로 설계 구현을 제안한다. JBIG2가 표준화된 이후 차세대 FAX 하드웨어 개발을 용이하게 하기 위하여 JBIG2 부호화기의 주요 모듈인 심볼 추출부, 허프만 부호화기, MMR 부호화기, MQ 산술부호화기를 하드웨어 IP로 합성하였다. VHDL코드 생성 및 합성을 위해서 ImpulseC Codeveloper와 Xilinx ISE/EDK 프로그램을 사용하였다. 심볼추출시 메모리의 사용을 최소화하기 위해 문서를 128라인씩 분할하여 처리하도록 설계하였다. 합성된 IP들은 Xilinx사의 ML410 개발보드의 Virtex-4 FX60 FPGA에 다운로드하여 성능평가를 수행하였다. 4개의 IP가 FPGA에서 차지하는 면적은 전체 slice의 36.7%를 차지하였다. 동작 검증을 위해 Active HDL 툴을 이용하여 각 IP에 대한 파형 검증을 수행한 결과 정상 동작함을 확인하였다. 아울러 ML410 개발보드 상에서 Microblaze CPU를 이용해 소프트웨어로만 수행한 경우와 동작 속도를 비교 한 결과, 구현된 IP들은 심볼 추출부는 17배, 허프만 부호화기는 10배, MMR 부호화기는 6배, MQ 산술부호화기는 2.2배 이상의 빠른 처리 속도를 나타내었다. 구현된 하드웨어 IP와 연동된 소프트웨어 모듈로 표준 CCITT문서를 압축한 결과 정상적으로 동작함을 확인하였다.

• 한국통신학회논문지
• /
• 제27권7A호
• /
• pp.683-694
• /
• 2002

본 논문에서는 2D DWT(Discrete Wavelet Transform)를 이용하여 디지털 영상압축기를 FPGA에서 실시간 동작이 가능하도록 설계하였다. 구현된 웨이블릿을 이용한 영상압축기는 필터링을 수행하는 커널부와 양자화 및 허프만 코딩을 수행하는 양자화/허프만 코더부, 외부 메모리와의 인터페이스를 위한 메모리 제어부, A/D 컨버터로부터 영상을 받아들이기 위한 입력 인터페이스부, 불규칙적인 길이의 허브만 코드값을 32비트의 일정길이로 구성하는 출력 인터페이스부, 메모리와 커널사이 데이터를 정렬하는 메모리 커널 버퍼부, PCI와의 연결을 위한 PCI 입/출력부 그리고 그 밖에 타이밍을 맞추기 위한 여러 작은 모듈들로 구성된다. 열방향 읽기 동작을 행방향 읽기 동작으로 수행하기 위한 메모리 사상방식을 사용하여 외부 메모리에 영상을 저장하고 열방향의 수직 필터링 시 효율적으로 데이터를 메모리로부터 읽을 수 있게 한다. 전체적인 동작은 A/D 컨버터의 필드 신호에 동기하여 전체 하드웨어는 필드 단위로 파이프라인 동작을 하고 필드 단위의 동작은 DWT의 웨이블릿 필터링 레벨에 따라서 동작이 구분된다. 구현된 하드웨어는 APEX2KC EP20K600CB652-7의 FPGA 디바이스에서 11119(45%)개의 LAB와 28352(9％)개의 ESB를 사용하여 하나의 FPGA내에 사상될 수 있었고 부가적인 외부 회로의 필요없이 단일 칩으로써 웨이블릿을 이용한 영상압축을 수행할 수 있었다. 또한 33MHz의 속도에서 초당 30 프레임의 영상을 압축할 수 있어 실시간 영상 압축이 가능하였다.

• 한국전자통신학회논문지
• /
• 제16권4호
• /
• pp.689-698
• /
• 2021

본 논문에서는, 블루투스 무선통신 및 영상처리 기법을 이용한 차선 인식, 조향제어 및 속도제어 알고리즘을 개발하였다. 자율주행 차량이 영상처리 기법 기반으로 도로 교통 신호를 인식하는 대신에 블루투스 무선통신을 이용하여 전자 교통 신호로부터 속도 코드를 수신하여 도로 허용속도를 인식하는 방법론을 개발하였다. 그리고 캐니 알고리즘, 허프 변환을 이용하여 차선을 추적하도록 하는 PWM 제어 기반의 조향제어 알고리즘을 개발하였다. 개발된 알고리즘의 정확성을 확인하기 위해서 차량 시작품과 차량 및 주행 트랙 시작품을 개발하였다. 조향제어 및 속도제어를 위한 주제어 장치로 라즈베리 파이 및 아두이노를 각각 적용하였으며 구현 언어로는 Python과 OpenCV를 사용하였다. 차량 시작품과 모의트랙을 이용한 차선 추적 및 운전 제어 성능 평가 실험에서 유효한 성능을 보임으로서 제안된 방법론의 실효성을 확인할 수 있었다.