• 한국정보통신학회논문지
• /
• 제17권3호
• /
• pp.672-677
• /
• 2013

본 연구에서는 이중게이트 MOSFET의 채널크기 변화에 따른 항복전압의 변화를 분석하였다. 차세대 나노소자인 DGMOSFET에 대한 단채널효과 중 매우 작은 값을 갖는 항복전압은 정확한 분석이 요구되고 있다. 항복전압분석을 위하여 포아송방정식의 분석학적 전위분포를 이용하였으며 이때 전하분포함수에 대하여 가우시안 함수를 사용함으로써 보다 실험값에 가깝게 해석하였다. 가우시안 함수의 변수인 이온주입범위 및 분포편차 그리고 소자 파라미터인 채널의 두께, 도핑농도 등에 대하여 항복전압 특성의 변화를 관찰하였다. 본 연구의 모델에 대한 타당성은 이미 기존에 발표된 논문에서 입증하였으며 본 연구에서는 이 모델을 이용하여 항복전압특성을 분석할 것이다. 분석결과 항복전압은 소자파라미터 및 가우시안분포함수의 모양에 크게 영향을 받는 것을 관찰할 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 추계학술대회
• /
• pp.811-814
• /
• 2012

본 연구에서는 이중게이트 MOSFET의 채널크기 변화에 따른 항복전압의 변화를 분석할 것이다. 차세대 나노소자인 DGMOSFET에 대한 단채널효과 중 매우 작은 값을 갖는 항복전압은 정확한 분석이 요구되고 있다. 항복전압분석을 위하여 포아송방정식의 분석학적 전위분포를 이용하였으며 이때 전하분포함수에 대하여 가우시안 함수를 사용함으로써 보다 실험값에 가깝게 해석하였다. 가우시안 함수의 변수인 이온주입범위 및 분포편차 그리고 소자 파라미터인 채널의 두께, 도핑농도 등에 대하여 항복전압 특성의 변화를 관찰하였다. 본 연구의 모델에 대한 타당성은 이미 기존에 발표된 논문에서 입증하였으며 본 연구에서는 이 모델을 이용하여 항복전압특성을 분석할 것이다. 분석결과 항복전압은 소자파라미터 및 가우시안분포함수의 모양에 크게 영향을 받는 것을 관찰할 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 추계학술대회
• /
• pp.825-828
• /
• 2012

본 연구에서는 이중게이트 MOSFET의 전도중심에 따른 항복전압의 변화를 분석할 것이다. DGMOSFET에 대한 단채널효과 중 낮은 항복전압은 소자동작에 저해가 되고 있다. 항복전압분석을 위하여 포아송방정식의 분석학적 전위분포를 이용하였으며 이때 전하분포함수에 대하여 가우시안 함수를 사용함으로써 보다 실험값에 가깝게 해석하였다. 소자 파라미터인 채널길이, 채널두께, 게이트산화막두께 그리고 도핑농도 등에 대하여 전도중심의 변화에 대한 항복전압의 변화를 관찰하였다. 본 연구의 모델에 대한 타당성은 이미 기존에 발표된 논문에서 입증하였으며 본 연구에서는 이 모델을 이용하여 항복전압특성을 분석할 것이다. 분석결과 항복전압은 소자파라미터에에 대한 전도중심의 변화에 크게 영향을 받는 것을 관찰할 수 있었다.

• 한국정보통신학회논문지
• /
• 제17권5호
• /
• pp.1196-1202
• /
• 2013

본 연구에서는 이중게이트 MOSFET에 대한 항복전압의 변화를 채널도핑 및 소자파라미터에 따라 이차원 전위분포모델을 이용하여 분석한 것이다. 낮은 항복전압은 전력소자동작에 저해가 되고 있으며 소자의 크기가 감소하면서 발생하는 단채널 효과에 의하여 이중게이트 MOSFET의 경우도 심각하게 항복전압이 감소하고 있다. 항복전압분석을 위하여 포아송방정식의 이차원 해석학적 전위분포모델을 이용하여 채널도핑농도와 소자 파라미터인 채널길이, 채널두께, 게이트산화막 두께 등에 대하여 항복전압의 변화를 관찰하였다. 분석결과 항복전압은 채널도핑 농도의 크기뿐만이 아니라 소자크기 파라미터에 대해서 커다란 변화를 보이고 있었으며 특히 채널도핑함수인 가우시안 함수의 형태에 따라서도 큰 변화를 보이고 있다는 것을 관찰할 수 있었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2004년도 추계학술대회 논문집 Vol.17
• /
• pp.285-288
• /
• 2004

탄화규소 기판의 에피 박막결함으로는 dislocation, micropipe, pin-hole 및 에피층 표면의 여러 가지 결함들이 있다. 이러한 결함들이 탄화규소 쇼트키 다이오드의 항복전압과 어떠한 상관관계가 존재하는지 알아 보기 위해 탄화규소 쇼트키 다이오드를 제작하고, 제작된 소자의 항복전압을 측정하였다. 에피 박막내의 결함 분포를 알아보기 위해 항복전압 측정후 KOH 용액을 이용한 SiC의 에칭을 수행하였으며, 제작된 여러소자들에 대해 항복전압의 분포도와 결함 분포도를 작성, 비교 관찰하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 제36회 하계학술대회 논문집 C
• /
• pp.1957-1959
• /
• 2005

표면이 도핑된 SOI RESURF LDMOSFET에 대해 표면 도핑의 깊이에 따른 항복전압 및 순방향 특성을 분석하였다. 표면 도핑영역의 깊이를 $0.5{\sim}2.0{\mu}m$까지 변화시켜가며 항복전압의 변화와 온-저항의 변화를 시뮬레이션 하였다. 표면 도핑영역의 깊이에 따라 항복전압은 $73V{\sim}138V$까지 변화하였으며, 온-저항도 $0.18{\sim}0.143{\Omega}/cm^2$까지 변화하였다. 항복전압은 표면 도핑 영역의 깊이가 $1.5{\mu}m$때 138V로 가장 높게 나타났으며, 동일한 에피 영역의 농도를 사용한 기존의 소자와 비교하였을 때 약 22.1%의 항복전압의 증가를 나타냈으며, 온-저항값은 약 21.8%정도 감소하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 제36회 하계학술대회 논문집 B
• /
• pp.1512-1514
• /
• 2005

사이리스터의 파괴 원인에는 온도, 전압, 전류, 진동 및 압력 등이 있다. 본 논문에서는 이러한 파괴원인들 중에서 전압과 온도를 스트레스 인자로 하여 가속열화에 따른 소자의 항복전압 특성의 변화에 대해 실험을 통해 분석하였다. 실험에 사용한 사이리스터는 $V_{DRM}$=1800, $V_{RRM}$=2300V, $I_{DRM}$, $I_{RRM}$=20mA인 소자를 사용하였으며, 실험 시 인가전압은 1kV, 온도는 $100^{\circ}C$로 고정하였다. 가속열화에 따른 순방향 및 역방향 항복특성의 변화를 가속열화 시간에 따라 나타내었고, 이를 바탕으로 전압과 온도에 따른 항복전압 감소의 원인과 열화의 진행에 대해 기술하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 추계종합학술대회
• /
• pp.772-775
• /
• 2007

본 연구에서는 Sentaurus를 이용하여 전압의 변화에 따른 항복전압과 전류의 경계 조건을 나타내려고 한다. 다이오드는 순방향 일 때 전류가 흐르고, 역방향 일 때는 전류가 흐르지 않는다. 하지만 역전압을 계속 올리면 어느 순간에 갑자기 전류가 흐르게 되는데 이때 전압을 항복전압이라 하며 전류의 경계조건은 컬렉터 전류의 변화에 따라 다르게 표현된다. 본 연구에서는 Sentaurus 시뮬레이션 프로그램을 이용하여 항복 전압과 전류의 경계조건을 설계하고자 한다.

• 전기전자학회논문지
• /
• 제27권4호
• /
• pp.567-572
• /
• 2023

본 논문에서는 Partial isolation lateral double diffused metal oxide semiconductor(Pi-LDMOS)의 항복전압에 대해 시뮬레이션을 통해 분석하였다. 항복전압 변화는 Partial buried oxide(P-BOX)의 다양한 파라미터(길이, 두께, 위치)에 따라 조사되었고, 그 메커니즘에 대해 명기하였다. 또한 항복전압과 trade-off 관계에 있는 온저항의 변화를 P-BOX 파라미터 변화에 따라 분석하였고 Figure of merit(FOM)을 계산하여 비교하였다. 제안된 구조에서 L_box=5㎛, t_box=2㎛, L_bc=2㎛일 경우 138V의 가장 높은 항복전압을 나타내었고, L_box=5㎛, t_box=1.6㎛, L_bc=2㎛일 경우 가장 높은 FOM을 나타내었다. 이는 conventional LDMOS 대비 항복전압은 123%, FOM은 3.89배 향상된 수치이다. 따라서 Pi-LDMOS는 높은 항복전압과 FOM을 가져 Power IC의 안정적인 동작범위 향상에 기여할 수 있다.

• 전기전자학회논문지
• /
• 제22권2호
• /
• pp.339-343
• /
• 2018

본 연구는 IGBT 구조에서 JFET 영역의 드라이브 인 확산거리 및 JFET영역의 윈도우의 크기에 따라서 항복전압과 온상태 전압강하 특성을 분석하였다. 시간은 동일하게 하면서 온도를 상승시켜 확산거리를 조정하였으며, 그 결과 항복전압은 감소되나, 온 상태 전압 강하 특성은 현저하게 좋아지는 것을 알 수 있었다. 따라서 드리프트 층의 비저항을 변화시켜 항복전압을 1440V로 고정하여 1.15V의 낮은 온 상태 전압 강하 값을 얻을 수 있었다. 따라서 본 연구결과를 토대로 Planar Gate IGBT에서는 JFET 영역의 공정 및 설계 파라미터를 효율적으로 조절한다면 같은 항복전압을 기준으로 상당히 낮은 온 상태 전압 강하 값을 확보할 수 있어, 소비전력의 측면에서 충분히 활용할 수 있을 것으로 판단된다.