• Proceedings of the Korea Information Processing Society Conference
• /
• 2007.11a
• /
• pp.351-353
• /
• 2007

기존의 방법으로 소프트웨어를 개발하는 것은 매우 비생산적이다. 소프트웨어의 기능과 성능에 상관없이 PC 에서 시뮬레이션을 통해서 개발할 수 있다면 하드웨어를 구현해야 하는 조건이 없어지기 때문에 시간과 비용이 절감되고 제품의 질도 향상될 것이다. 이 논문에서는 PC 에서 시스템 모델을 실행시켜 소프트웨어를 개발하고 테스트할 수 있는 프레임워크를 제안하고 실제로 비데를 테스트하는데 적용시켰다.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.5 no.6
• /
• pp.515-520
• /
• 2004

Core-based system-on-a-chip (SoC) designs present a number of test challenges. Two major problems that are becoming increasingly important are long application time during manufacturing test and high volume of test data. Highly efficient compression techniques have been proposed to reduce storage and application time for high volume data by exploiting the repetitive nature of test vectors. This paper proposes a new test data compression technique for SoC testing. In the proposed technique, compression is achieved by partitioning the test vector set and removing repeating segment. This process has $O(n^{-2})$ time complexity for compression with a simple hardware decoding circuitry. It is shown that the efficiency of the proposed compression technique is comparable with sophisticated software compression techniques with the advantage of easy and fast decoding.

• Proceedings of the Korean Information Science Society Conference
• /
• 2006.10a
• /
• pp.469-474
• /
• 2006

전통적인 임베디드 시스템 개발은 하드웨어와 소프트웨어가 독립적으로 개발된다. 그러나 시스템 개발 후 오류 발생 시, 하드웨어와 소프트웨어 둘 중 어디에서 발생했는지 알아내기 어려웠다. 따라서 임베디드 시스템 개발을 위해 하드웨어/소프트웨어의 통합 설계 방법이 연구기관들에 의해 제시되어 왔다. 본 논문은 현실적으로 많이 사용되고 있는 일반 임베디드 시스템 개발 방법으로부터 접근하는 HW/SW 통합 개발 방법을 제안하였다. 즉, 이미 만들어진 하드웨어를 설계 단계로 끌어올려 정형 기법을 통해 하드웨어를 설계 및 정형 검증하여 견고한 하드웨어를 만들고, 이를 기반으로 소프트웨어를 정형 명세 및 검증하는 하드웨어/소프트웨어 통합 개발을 수행하였다. 따라서 개발 후 하드웨어 또는 소프트웨어에서 발생할 수 있는 오류를 최소화하고 오류가 발생하였다고 해도 개발 전에 설계상에서 오류를 수정할 수 있어 임베디드 시스템의 신뢰성을 보장하였다. 또한 설계 과정의 어떤 시점에서 개발 중인 가상의 하드웨어가 아닌 개발 완료된 하드웨어의 실제 코드를 테스트할 수 있으므로, 현실적인 임베디드 시스템 개발에 더 효과적인 하드웨어/소프트웨어 통합 개발 방법론을 제시하여 그 효율성을 높였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.11a
• /
• pp.799-801
• /
• 2005

임베디드 시스템은 소프트웨어와 특수한 기능을 추가한 하드웨어의 긴밀한 결합으로 이루어진다. 이러한 임베디드 시스템 설계는 빠른 시간 안에 안전하면서 다양한 하드웨어와 소프트웨어를 동시에 설계하여 테스트하는 것이 중요하다. 이를 위해서 개발 초기에는 다양한 하드웨어를 설계탈 수 있는 FPGA가 사용된다. 이러한 FPGA를 소프트웨어와 연결시켜주는 하드웨어 콘트롤러와 디바이스 드라이버 설계는 임베디드 시스템 개발에 있어서 중요한 부분을 차지한다. 본 논문은 FPGA를 포함하는 임베디드 시스템의 구조를 모델링하여 하드웨어의 기능에 따라 각 하드웨어를 제어하는 콘트롤러를 자동으로 생성하는 방법을 제안하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.10e
• /
• pp.277-279
• /
• 2002

전자상거래, 무선 인터넷 등의 활성화를 위해서는 신뢰성 있는 통신 서비스를 제공하는 IPv6용 보안시스템이 필요하다. 이를 위한 기존의 암호화 알고리즘은 소프트웨어 및 하드웨어로 많이 구현되어 있으나 IPv4를 기반으로 한 운영체제에 종속되어 있다. 이를 해결하기 위하여 운영체제 없이 고성능의 보안서비스를 제공하는 IPv6용 보안시스템이 하드웨어로 구현되었다. 본 논문에서는 이러한 IPv6용 하드웨어 보안시스템에 요구되는 암호화알고리즘 중에서 HMAC-SHA-1을 하드웨어 모듈로 구현하였다. 그리고 구현한HMAC-SHA-1 모듈에 대하여 시뮬레이션 테스트를 수행하고 IPv6 하드웨어 보안시스템과 연동함으로써 기능을 검증하였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.39 no.7
• /
• pp.81-88
• /
• 2002

A new pattern generator of BIST based on the pattern clustering is developed. The proposed technique embeds a pre-computed deterministic test set with low hardware overhead for test-per-clock environments. The test control logic is simple and can be synthesized automatically. Experimental results for the ISCAS benchmark circuits show that the effectiveness of the new pattern generator compared to the previous methods.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.13 no.2
• /
• pp.755-759
• /
• 2012

In this paper, it is about random number generator, which is based on hardware is utilized in medical science and game area. The Intel presents guideline of security level about hardware based true random number generator. At hardware based random number generator, the various test items, that are included in test suits as NIST statistical test, FIPS140-1, is applied. In this paper, it experiments about degree extent of randomness variation from filter scheme effects, which is applied in output stream of hardware noise source.

• Bulletin of the Korean Space Science Society
• /
• 2011.04a
• /
• pp.26.1-26.1
• /
• 2011

위성 편대비행 시스템에서 궤도 및 자세의 결정과 제어를 동시에 시뮬레이션 할 수 있는 통합 시스템을 설계하고 개발하였다. 실제 위성에서는 궤도 제어가 수행되는 동안 자세는 계속 변한다. 그러므로 임무수행을 위해 편대위성들의 자세를 동기화하기 위해서는 편대위성들의 자세 결정과 제어가 필요하다. 이와 같이 실제와 같은 시뮬레이션을 위해서, 궤도 및 자세의 결정과 제어를 동시에 수행할 수 있는 통합된 시뮬레이터 시스템이 필요하다. 통합 시뮬레이터 시스템의 개발은 기존에 연세대학교에서 개발한 GPS 시뮬레이터를 이용한 편대비행 테스트베드와 하드웨어 자세 시뮬레이터를 각각 보완한 후 통합하는 방법으로 수행하였다. 이 두 시스템은 서로 독립적으로 개발되었기 때문에 통합을 위하여 하드웨어 인터페이스와 소프트웨어 인터페이스 부분으로 나누어 설계와 개발을 수행하고, 최종적으로 결합하는 절차로 통합을 완료하였다. 마지막으로 개발된 통합 시뮬레이터 시스템과 통합 시나리오를 사용하여 궤도와 자세를 동시에 시뮬레이션 하고, 이를 통해 개발된 통합 시스템을 검증하였다. 이 연구를 통해 개발된 궤도와 자세가 통합된 하드웨어 시뮬레이터 시스템은 실제 위성에 가까운 시뮬레이션을 수행할 수 있을 뿐만 아니라 하드웨어와 소프트웨어 인터페이스에 대한 검증이 가능하고 실제의 하드웨어 특성으로부터 생기는 에러를 고려하여 알고리즘의 실제 성능을 평가할 수 있다.

• Journal of the Korea Computer Graphics Society
• /
• v.12 no.1
• /
• pp.37-42
• /
• 2006

OpenVG는 Khronos Group 에 의해 제정된 2D 벡터 그래픽스를 위한 하드웨어 가속 표준이다. OpenVG 적합성 테스트 도구(conformance test suite)는 다양한 기관에서 구현된 OpenVG 엔진이 OpenVG 표준에서 정의한 요구사항들을 만족하는가를 측정하는 도구이다. 적합성 테스트의 통과 여부는 시장에서 해당 제품의 기술적 우위성 및 안정성을 보장하는 지표가 되기에 적합성 테스트 개발 과정에서 형평성 및 객관성을 확보하는 것은 대단히 중요한 일이다. 본 논문에서는 OpenVG Conformance Test Suite의 설계 및 구현 과정을 소개함으로써 표준의 제정과 더불어 꼭 필요한 과정인 적합성 테스트 도구 개발 시에 형평성과 객관성을 유지하기 위한 바람직한 개발 모델을 제시한다. 이를 통해 향후 타 표준의 적합성 테스트 개발 시에 참고가 되고자 한다.

• Proceedings of the KIEE Conference
• /
• 2009.07a
• /
• pp.1923_1924
• /
• 2009

최근 들어 소프트웨어의 테스트에 대한 필요성이 증가함에 따라 소프트웨어 테스트 방법에 대한 연구가 활발해지고 있으며 이를 적용한 제품들도 다양한 분야에서 개발되고 있다. 또한 UML과 같은 모델 기반의 언어가 등장함에 따라 소프트웨어의 재사용성 등을 높일 수있는 설계가 가능하다. 본 논문에서는 테스트가 가능한 SDINS/GPS 통합 항법 소프트웨어 구조를 UML 모델로 제시하며, 제시한 모델에 대한 테스트 절차를 기술한다. 본 논문의 결과를 이용하여 SDINS/GPS 통합 항법 소프트웨어를 설계하면 소프트웨어를 다른 하드웨어로 이식하는 것과 다른 센서 측정치를 처리하기 위한 소프트웨어 확장이 용이하다.