• Title/Summary/Keyword: 하드웨어 오류

Search Result 205, Processing Time 0.028 seconds

Differential Fault Analysis on Symmetric SPN Block Cipher with Bitslice Involution S-box (비트 슬라이스 대합 S-박스에 의한 대칭 SPN 블록 암호에 대한 차분 오류 공격)

  • Kang, HyungChul;Lee, Changhoon
    • KIPS Transactions on Computer and Communication Systems
    • /
    • v.4 no.3
    • /
    • pp.105-108
    • /
    • 2015
  • In this paper, we propose a differential fault analysis on symmetric SPN block cipher with bitslice involution S-box in 2011. The target block cipher was designed using AES block cipher and has advantage about restricted hardware and software environment using the same structure in encryption and decryption. Therefore, the target block cipher must be secure for the side-channel attacks. However, to recover the 128-bit secret key of the targer block cipher, this attack requires only one random byte fault and an exhausted search of $2^8$. This is the first known cryptanalytic result on the target block cipher.

An Improved Dual-mode Laser Probing System for Fault Injecton Attack (오류주입공격에 대한 개선된 이중모드 레이저 프로빙 시스템)

  • Lee, Young Sil;Non, Thiranant;Lee, HoonJae
    • Journal of the Korea Institute of Information Security & Cryptology
    • /
    • v.24 no.3
    • /
    • pp.453-460
    • /
    • 2014
  • Fault injection attack is the process of attempting to acquire the information on-chip through inject artificially generated error code into the cryptographic algorithms operation (or perform) which is implemented in hardware or software. From the details above, the laser-assisted failure injection attacks have been proven particularly successful. In this paper, we propose an improved laser probing system for fault injection attack which is called the Dual-Laser FA tool set, a hybrid approach of the Flash-pumping laser and fiber laser. The main concept of the idea is to improve the laser probe through utilizing existing equipment. The proposed laser probe can be divided into two parts, which are Laser-I for laser cutting, and Laser-II for fault injection. We study the advantages of existing equipment, and consider the significant parameters such as energy, repetition rate, wavelength, etc. In this approach, it solves the high energy problem caused by flash-pumping laser in higher repetition frequency from the fiber laser.

Diagnostic System for PC Motherboard (PC보드 진단 시스템 설계)

  • Lee, Woo-Young;Kim, Chang-Hoon;Choi, Young-Woong;Lee, Jae-Hoon;Kim, Seung-Jun
    • Proceedings of the Korea Multimedia Society Conference
    • /
    • 2012.05a
    • /
    • pp.99-101
    • /
    • 2012
  • 산업현장에서 최종 생산품의 신뢰성 검증단계에 사용되는 PC기반 테스트 장비들은 생산제품의 특성에 따라 인위적인 과전압 인가, 고/저온 테스트, 잦은 강제 셧다운 등 많은 스트레스로 인해 잦은 고장과 오동작을 일으킨다. 테스트 장비의 고장은 생산성 저하와 직결됨으로 신속한 고장원인의 파악을 위한 진단 시스템이 요구된다. 본 논문에서는 테스트 장비의 하드웨어 상태를 효율적으로 진단할 수 있는 하드웨어와 지식정보기반 진단결과의 분석을 통한 오류원인 및 불량파트의 범위를 줄여줄 수 있는 분석 소프트웨어를 제안한다.

  • PDF

A Design of Efficient Modular Multiplication based on Montgomery Algorithm (효율적인 몽고메리 모듈러 곱셈기의 설계)

  • Park, Hye-Young;Yoo, Kee-Young
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2004.05a
    • /
    • pp.1003-1006
    • /
    • 2004
  • 본 논문에서는 몽고메리 모듈러 곱셈(Montgomery Modular Multiplication) 알고리즘을 이용하여 효율적인 모듈러 곱셈기를 제안한다. 본 논문에서 제안한 곱셈기는 프로그램 가능한 셀룰라 오토마타(Programmable Cellular Automata, PCA)를 기반의 구조로 설계되어 하드웨어 복잡도를 줄이고, 곱셈시 몽고메리 알고리즘을 이용하여 일반적인 나눗셈 없이 모듈러 연산을 수행하여 시간 복잡도를 최소화 한다. 제안된 곱셈기는 시간적, 공간적인 면에서 간단하고 효과적으로 구성되어 지수연산을 위한 하드웨어의 하부구조나 오류 수정 코드(Error Correcting Code)의 연산에서 효율적으로 이용될 수 있을 것이다.

  • PDF

CHES 2020로 살펴본 부채널 분석 보안 컨퍼런스 연구 동향

  • ;Kim, Hui-Seok
    • Review of KIISC
    • /
    • v.30 no.6
    • /
    • pp.67-81
    • /
    • 2020
  • CHES는 암호 알고리즘의 하드웨어/소프트웨어 구현의 설계 및 분석에 대한 다양한 성과가 발표되는 부채널 분석 분야 최대 규모의 보안 컨퍼런스이다. 본 기고는 CHES 컨퍼런스에 발표된 논문들에 대하여 부채널 공격 관점, 부채널 대응 및 구현 관점, CHES에서 주제로 다루는 암호 알고리즘의 추이 관점으로 구분하여 동향을 분석한다. 이를 위하여 오류주입 공격, 머신러닝 기반 부채널 공격, 캐시공격, 부채널 누출 검증 방법론과 부채널 역공학 기술 등 다양한 부채널 공격을 소개하고 최신 논문 주제의 흐름에 대하여 논의한다. 또한, 소프트웨어 고차 마스킹과 하드웨어 TI, PUF/난수 발생기 등의 부채널 대응기술 및 구현 동향을 분석하며, CHES에 발표된 논문들이 주제로 다루는 대칭키, 공개키 암호 및 화이트박스 암호 추이를 분석한다. 이러한 CHES 컨퍼런스의 주제별 연구 동향 분석 결과는 부채널 분석 연구자에게 유용한 정보를 제공하고 향후 연구 방향에 대한 중요한 지표가 될 수 있을 것이다.

저궤도 위성 전원선 확인 시험

  • Yun, Yeong-Su;Won, Yeong-Jin;Kim, Jin-Hui
    • The Bulletin of The Korean Astronomical Society
    • /
    • v.37 no.2
    • /
    • pp.185.2-185.2
    • /
    • 2012
  • 저궤도 위성 비행모델 기능시험은 위성체 내부 전장품들 간의 접속 확인과 조립 및 연결상태를 확인하는 시험을 우선적으로 수행한다. 위성체의 전원선 확인 시험은 전기 전자적 조립 시험에서 가장 처음으로 수행하는 시험이다. 전력조절분배장치로부터 전장품 각각의 하드웨어로 공급되는 50볼트 주전원 또는 28볼트 부전원이 정상적으로 공급하게 되는지를 검증한다. 위성체 하니스가 설치된 후, 각각의 하드웨어에 공급되는 전원의 극성 및 연속성 시험을 수행한다. 전력조절분배장치는 태양전지판으로부터 얻어진 전력이 레귤레이터에 의해 정류된 전압을 받아 릴레이나 FET를 통하여 모든 전장품에 전원을 공급하는 주요 장비이다. 전력조절분배장치 내부나 외부 하니스 오류로부터 생길 수 있는 잘못 리드된 전원으로부터 전장품을 보호하기 위하여 하니스를 하드웨어에 연결하기 전에 우선적으로 전원선 확인 시험을 수행한다. 위성체 전원선 확인 시험은 위성체와 기능시험장비를 연결하여 시리얼 명령어를 통해 전력조절분배장치 내부의 FET 동작을 조절하며, FET 동작 상태 및 전장품에 접속되는 입력 단에서의 전압 및 전원 특성 등을 점검한다. 위성체의 주전원 50볼트 라인의 연결도 확인과 부전원 28볼트 라인의 연결도 확인 및 전력제어 유닛 내부 FET의 기능 확인을 수행하며 또한, 전력제어부 외부에 공급하는 28볼트 펄스와 15볼트 펄스를 측정 검증하는 시험을 수행한다.

  • PDF

Improving Data Error Detection Performance for Embedded Systems Using Extended Temporal Error Detection (E-TED) (Extended TED 를 이용한 임베디드 시스템의 데이터 오류 감지 성능 개선)

  • Kang Min-Koo;Park Kie-Jin
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2006.05a
    • /
    • pp.1341-1344
    • /
    • 2006
  • 임베디드 시스템의 신인도(Dependability)를 확보하기 위해 하드웨어적으로 여분을 두는 결함 허용(Fault-tolerant) 기법을 적용하는 것은 임베디드 시스템의 설치공간, 비용 및 전원 공급의 부족 등의 이유로 무리가 있다. 본 논문에서는 소프트웨어 결함 허용 기법의 일종인 시간 여분(Time-redundancy) 개념을 적용한 Extended Temporal Error Detection (E-TED) 기법을 연구하였으며, 실험을 통해 제안한 E-TED 기법이 기존의 TED 기법에 비해 데이터 오류의 감지 확률이 높은 것을 확인하였다.

  • PDF

MAP(Maximum A Posteriori) 복호 알고리즘을 이용한 MAP Decoder의 설계

  • Kim, Ji Ho;Jeong, Deuk Su;Song, O Yeong
    • The Magazine of the IEIE
    • /
    • v.30 no.3
    • /
    • pp.309-309
    • /
    • 2003
  • 본 논문은 MAP(Maximum A Posteriori) 복호 알고리즘을 이용한 MAP Decoder의 설계에 관해 다룬다. 채널코딩기법은 채널을 통해서 디지털 정보를 전송할 때 신뢰성을 제공하기 위해서 사용되어진다. 즉 수신 단에서 수신된 정보의 오류를 검사하고 수정하기 위한 목적으로 송신 단에서는 디지털 정보에 부가 정보를 첨가해서 전송하게 된다. 그래서 무선 이동 통신에서 성능이 우수한 채널코딩기법은 우수한 통신 품질을 위해서는 필수적이라고 할 수 있다. 최근에 Shannon의 한계에 매우 근접한 성능으로 많이 알려진 오류정정부호로 터보코드가 발표되었고 많은 연구가 진행되고 있다. 터보코드의 부호기로는 RSC(Recursive Systematic Convolutional) 코드가 사용되며 복호 알고리즘으로는 주로 MAP 복호 알고리즘을 사용한다. 본 논문에서 제안된 MAP 복호기는 하드웨어로 구현하기 위해서 변형된 LOG-MAP 복호 알고리즘을 이용하였고 터보디코더의 반복 복호에 이용할 수 있다.

MAP(Maximum A Posteriori) 복호 알고리즘을 이용한 MAP Decoder의 설계

  • 김지호;정득수;송오영
    • The Magazine of the IEIE
    • /
    • v.30 no.3
    • /
    • pp.95-105
    • /
    • 2003
  • 본 논문은 MAP (Maximum A Posteriori)복호 알고리즘을 이용한 MAP Decoder의 설계에 관해 다룬다. 채널코딩기법은 채널을 통해서 디지털 정보를 전송할 때 신뢰성을 제공하기 위해서 사용되어진다. 즉 수신 단에서 수신된 정보의 오류를 검사하고 수정하기 위한 목적으로 송신 단에서는 디지털 정보에 부가 정보를 첨가해서 전송하게 된다. 그래서 무선 이동 통신에서 성능이 우수한 채널코딩기법은 우수한 통신 품질을 위해서는 필수적이라고 할 수 있다. 최근에 Shannon의 한계에 매우 근접한 성능으로 많이 알려진 오류정정부호로 터보코드가 발표되었고 많은 연구가 진행되고 있다. 터보코드의 부호기로는 RSC (Recursive Systematic Convolutional) 코드가 사용되며 복호 알고리즘으로는 주로 MAP 복호 알고리즘을 사용한다. 본 논문에서 제안된 MAP 복호기는 하드웨어로 구현하기 위해서 변형된 LOG-MAP 복호 알고리즘을 이용하였고 터보디코더의 반복 복호에 이용할 수 있다.

  • PDF

A design of viterbi decoder for forward error correction (오류 정정을 위한 Viterbi 디코더 설계)

  • 박화세;김은원
    • The Journal of Information Technology
    • /
    • v.3 no.1
    • /
    • pp.29-36
    • /
    • 2000
  • Viterbi decoder is a maximum likelihood decoding method for convolution coding used in satellite and mobile communications. In this paper, a Viterbi decoder with constraint length of K=7, 3 bit soft decision and traceback depth of ${\Gamma}=96$ for convolution code is implemented using VHDL. The hardware size of designed decoder is reduced by 4 bit pre-traceback in the survivor memory.

  • PDF