• 한국산학기술학회논문지
• /
• 제11권8호
• /
• pp.3076-3082
• /
• 2010

영상 압축 코덱(Codec)을 활용하여 군 혹은 민간 분야에서 다양한 기술과 제품들이 출시되고 있다. 기존 고성능 PC환경 하에서 영상 압축 코덱의 프로세스는 큰 문제가 되지 않았지만, 제한적인 시스템 자원을 가지는 임베디드 시스템 환경에서는 고해상도의 영상을 고밀도 압축하면서 발생하는 시스템 부하로 인하여 성능 및 활용도가 제한되는 문제가 부각되고 있는 상황이다. 본 논문에서는 임베디드 시스템 환경 상 기존 소프트웨어 알고리즘 형태의 영상 압축 방식에 대한 성능 및 주변 장치 연동 인터페이스 제약에 대한 해결책으로서 하드웨어 방식의 영상 압축코덱성능 최적화, 외부 장치 연동의 편의성 및 확장성을 부각하기 위한 DirectShow 필터 인터페이스화를 제안하였고 검증을 위해 임베디드 시스템을 구현해서 시뮬레이션 하였다.

• 한국정보통신학회논문지
• /
• 제17권2호
• /
• pp.355-362
• /
• 2013

TOF(Time-Of-Flight) 센서에 의해 획득된 정보로부터 3차원 깊이 영상(depth image)을 추출하기 위한 위상 연산기의 하드웨어 구현을 기술한다. 설계된 위상 연산기는 CORDIC(COordinate Rotation DIgital Computer) 알고리듬의 vectoring mode를 이용하여 arctangent 연산을 수행하며, 처리량을 증가시키기 위해 pipelined 구조를 적용하였다. 고정 소수점 MATLAB 모델링과 시뮬레이션을 통해 최적 비트 수와 반복 횟수를 결정하였다. 설계된 위상 연산기는 MATLAB/Simulink와 FPGA 연동을 통해 하드웨어 동작을 검증하였으며, TSMC 0.18-${\mu}m$ CMOS 셀 라이브러리로 합성하여 약 16,000 게이트로 구현되었고, 200MHz@1.8V로 동작하여 9.6 Gbps의 연산 성능을 갖는 것으로 평가되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 추계학술대회
• /
• pp.279-282
• /
• 2012

본 논문에서는 3차원 영상처리용 TOF(Time-Of-Flight) 센서의 거리 측정을 위한 위상 연산기 하드웨어 구조를 제안한다. 설계된 위상 연산기는 CORDIC(COordinate Rotation Digital Computer) 알고리듬의 vectoring mode를 이용하여 arctangent 연산을 수행하며, 처리량을 증가시키기 위해 pipelined 구조를 적용하였다. 고정 소수점 MATLAB 모델링과 시뮬레이션을 통해 최적 비트 수와 반복 횟수를 결정하였다. 설계된 CORDIC 기반 위상 연산기는 Verilog HDL로 RTL 수준으로 모델링되었으며, MATLAB/Simulink와 FPGA 연동을 통해 가상의 3차원 데이터를 복원하였으며, 이를 통해 하드웨어 동작을 검증하였다.

• 스마트미디어저널
• /
• 제5권3호
• /
• pp.49-53
• /
• 2016

인체 전자기장 신호를 검출하여 동작 인식에 이용하는 비접촉방식의 방법은 시간과 공간의 제약이 기존의 시스템보다 덜하므로 관련 연구들이 진행 중에 있다. 본 논문에서는 비접촉방식의 인체전기장 신호를 검출할 수 있는 하드웨어를 구현하여 이를 디지털 파형화 하여 인식률을 높일 수 있는 회로시스템을 설계하였다. 차동 증폭회로의 구현과 비교기를 연동한 디지털 파형화를 위한 회로 시스템을 시뮬레이션과 결합하여 PCB화한 후/ 설계된 전체 회로 시스템에 대한 특성평가를 수행하였다.

• 대한전자공학회논문지SD
• /
• 제43권10호
• /
• pp.68-73
• /
• 2006

본 논문에서는 SoC(System On a Chip)의 효율적인 설계와 빠른 검증을 위해서 Active-HDL과 Matlab의 Simulink를 연동하여 HDL, SystemC 및 알고리즘 레벨의 추상화를 동시에 통합하여 시뮬레이션 할 수 있는 방법론을 제시하고, 이를 이용한 다채널 스피커의 직렬연결 기법을 설계 및 구현하였다. 구현은 ARM 프로세서와 Xilinx Virtex4 FPGA를 기반으로 하고 AMBA 버스를 사용하여 연동하는 SoC Master 보드 상에서 이루어졌다. 이러한 방법은 하드웨어 부분의 RTL 코드를 IP화하여 소프트웨어 부분과 동시에 검증 할 수 있는 장점을 가지고 있으며 직렬 연결 스피커 시스템과 같이 많은 신호처리를 하는 부분에서 쉽고 빠르게 설계를 진행할 수 있음을 보였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2011년도 제42회 하계학술대회
• /
• pp.1830-1831
• /
• 2011

최근 스마트폰 등의 산업에서와 같이 발전플랜트에서도 가치창출의 중심이 하드웨어 제조 관리 기술에서 최적 제어 운용의 소프트웨어로 급속히 이동하고 있다. 국내외 발전사 및 관련 연구기관들은 발전플랜트 운용최적화를 위한 다양한 제어, 감시, 분석, 설계, 시뮬레이션, 자원관리 등의 다양한 분야에서 독립적인 소프트웨어 개발을 활발히 수행하고 있으나, 이들 간의 데이터, 이벤트 통신 및 서비스 연동은 미흡한 실정이다. 본 연구에서는 발전플랜트 관련 소프트웨어의 서비스 통합 기반을 마련하고, 안정성 재사용성 이식성 등의 품질을 제고하며 개발자가 쉽고 빠르게 소프트웨어를 구현할 수 있는 발전플랜트 소프트웨어 플랫폼을 제안한다. 이는 화력, 원자력 등의 중대형 발전플랜트 뿐만 아니라 점점 확대되고 있는 태양광, 태양열, 풍력 등 크고 작은 다양한 신재생에너지 발전기에 적용가능하며 발전 효율 및 안정성 향상과 발전플랜트 소프트웨어 산업의 활발한 생태계 조성에 기여할 것으로 기대된다.

• 전자공학회지
• /
• 제30권4호
• /
• pp.422-422
• /
• 2003

본 논문에서는 기존의 기지국과 W-CDMA 시스템을 상호 연동하기 위한 SDR(Software Defined Radio) 기반의 멀티 밴드 디지털 IF 모듈 구현에 대해 소개한다. 하드웨어 플랫폼상에 테스트 및 시험 검증하기 위해서 크게 광대역 ADC, DAC, FPGA로 구성하였으며, FPGA 내에 디지털 필터 및 NCO 등의 응용 소프트웨어는 VHDL로 코딩하였다. 디지털 필터는 FPGA의 허용 자원을 고려하여 인터폴레이션 및 데시메이션을 위한 폴리페이즈 필터 뱅크로 구현하였다. 또한 송신단에서는 이미지 성분을 제거하기 위해 2단의 DCQM(Digital Complex Quadrature Modulation)을 적용하였으며, 이때 적용되는 NCO(Numerically Controlled Oscillator)는 1/4주기의 LUT를 사용하여 설계하였다. 수신단에서는 IF 단에 SAW 필터를 사용하지 않기 때문에 W-CDMA의 블록커 규약에 준하면서 근접 채널을 제거하기 위한 고출력의 감쇄 특성을 갖는 필터를 설계하였다. 본 논문에서는 컴퓨터 시뮬레이션 결과와 스펙트럼 분석기를 통해 측정된 결과를 비교 분석하였으며 이에 대한 디지털 IF 모듈의 성능을 검증하였다.

• 전자공학회지
• /
• 제30권4호
• /
• pp.76-88
• /
• 2003

본 논문에서는 기존의 기지국과 W-CDMA 시스템을 상호 연동하기 위한 SDR(Software Defined Radio) 기반의 멀티 밴드 디지털 IF 모듈 구현에 대해 소개한다. 하드웨어 플랫폼상에 테스트 및 시험 검증하기 위해서 크게 광대역 ADC, DAC, FPGA로 구성하였으며, FPGA 내에 디지털 필터 및 NCO등의 응용 소프트웨어는 VHDL로 코딩하였다. 디지털 필터는 FPGA의 허용 자원을 고려하여 인터폴레이션 및 데시메이션을 위한 폴리페이즈 필터 뱅크로 구현하였다. 또한 송신단에서는 이미지 성분을 제거하기 위해 2단의 DCQM(Digital Complex Quadrature Modulation)을 적용하였으며, 이때 적용되는 NCO (Numerically Controlled Oscillator)는 1/4주기의 LUT를 사용하여 설계하였다. 수신단에서는 IF 단에 SAW필터를 사용하지 않기 때문에 W-CDMA의 블록커 규약에 준하면서 근접 채널을 제거하기 위한 고출력의 감쇄 특성을 갖는 필터를 설계하였다. 본 논문에서는 컴퓨터 시뮬레이션 결과와 스펙트럼 분석기를 통해 측정된 결과를 비교 분석하였으며 이에 대한 디지털 IF 모듈의 성능을 검증하였다.

• 한국시뮬레이션학회논문지
• /
• 제22권4호
• /
• pp.39-47
• /
• 2013

시뮬레이션 기반 전투실험은 시뮬레이션 기술을 이용하여 전투태세를 점검하는 것이다. 이는 무기체계의 모델링 및 시뮬레이션에 깊이 연관되어 있다. 전투실험에서 무기체계의 특성과 복잡도를 분석하기 위해서는 모델링 및 시뮬레이션 환경이 복합체계로 구성되는 무기체계를 컴포넌트 단위로 분해할 수 있도록 해야 하며, 실제 하드웨어와 같이 충실도가 높은 컴포넌트를 시뮬레이션 상에서 활용할 수 있도록 해야 한다. 이러한 관점에서 모듈화 및 계층화 구조의 DEVS 프레임워크는 전투실험도구의 요구사항을 만족시킬 수 있는 가능성을 제공한다. 본 논문은 시뮬레이션 기반 전투실험을 수행하기 위한 DEVS 통합개발환경의 개발과정을 소개하고 있다. 편리하고, 유연하며, 신속한 전투 시뮬레이션 수행의 설계 원칙으로 새롭게 개발된 전투실험도구는 다이어그램을 이용하여 DEVS 모델을 개발하고 이를 외부 시뮬레이터와 편리하게 연동할 수 있는 모델 기반의 그래픽 설계도구, 신속한 통계 분석 수행을 위한 실험 설계 도구, 레고방식으로 무기체계를 조립하기 위한 표준 컴포넌트 모델 라이브러리의 세 부분으로 구성된다. 이러한 새로운 시뮬레이션 환경은 다양한 수준의 모델이 혼재된 복잡한 시뮬레이션 기반 실험분석을 보다 단순하고 효율적으로 수행할 수 있도록 한다.

• 정보처리학회 논문지
• /
• 제13권6호
• /
• pp.243-250
• /
• 2024

생체모방로봇은 조류나 곤충과 같은 생체의 특성을 모방하여 미래 전장에서 은밀한 감시와 정찰 작업에 큰 역할을 할 것으로 기대된다. 이 로봇들의 효과적인 활용을 위해서는 새의 날갯짓이나 바퀴벌레의 움직임 등을 모방하는 기술이 중요하지만, 이를 지원하는 하드웨어 확보와 소프트웨어 개발 및 검증 과정의 복잡성으로 인해 어려움이 따른다. 본 논문에서는 모델링 및 시뮬레이션(M&S) 기술을 적용한 다중 HILS 기반 생체모방로봇 소프트웨어 검증 테스트베드를 설계하고 구현한 결과를 소개한다. 테스트베드를 사용함으로써 개발자들은 하드웨어 부재 문제를 극복하고, 미래 전장 시나리오를 시뮬레이션하며 소프트웨어 개발과 테스트를 수행할 수 있다. 그러나, 다중 HILS 기반 테스트베드는 테스트 대상 로봇 수의 증가에 따른 장치 간 연동 지연 문제를 경험할 수 있으며, 이는 시뮬레이션 결과의 신뢰도에 크게 영향을 미칠 수 있다. 이를 해결하기 위해, 우리는 우선순위 기반 미들웨어인 data distribution service prority (DDSP)를 추가로 제안한다. DDSP는 기존 DDS 대비 1.95 ms의 평균 지연 감소 효과를 보이며, 테스트베드에서 요구되는 데이터 전송 품질을 보장할 수 있음을 입증하였다.