• Proceedings of the KIEE Conference
• /
• 1999.11c
• /
• pp.791-793
• /
• 1999

제어 컴퓨터의 고장으로 인해 인명이나 재산에 치명적 영향을 미치는 safety-critical 실시간 시스템을 제어하고 모니터링하기 위해 디지털 컴퓨터의 사용은 점점 일반화되고 있다. 특히, VLSI 기술의 급격한 발달로 인해 하드웨어가 초소형화 되고 대량생산이 가능해진 현실에서 이러한 제어 컴퓨터의 극대화된 신뢰도 요구를 만족시키기 위해 막중한 하드웨어 여분(hardware redundancy)이 널리 사용되고 있는 실정이다. 본 논문에서는 N개의 다중 모듈(multi-module)로 이루어진 하드웨어 여분의 운영 모드를 분석하고 각 운영 모드에서 고장이 발생할 경우 모드의 전환과 그로 인한 신뢰도의 변화를 계산할 것이다. 그리고 간단한 시뮬레이션을 통해 전환된 여러 모드 중 가장 우수한 신뢰도를 갖는 모드를 평가하게 된다.

• Journal of the Korean Society for Aeronautical & Space Sciences
• /
• v.33 no.3
• /
• pp.57-64
• /
• 2005

In two-degree of freedom(TDOF) inertial sensors, two axes are mechanically correlated with each other. Fault source of one axis sensor may affect the other axis sensor, and therefore multiple fault detection and isolation(FDI) technique is required. Conventional FDI techniques using hardware redundancy need four TDOF inertial sensors for FDI. In this study, three TDOF inertial sensor redudancy case is considered, where conventional FDI technique can detect the fault, but cannot isolate the fault sensor. Hybrid FDI technique is proposed to solve this problem. Hybrid FDI technique utilizes the analytic redundancy by utilizing the unscented kalman filter as well as hardware redundancy for FDI. To verify the effectiveness of the proposed FDI technique, numerical simulations are performed using six degree of freedom nonlinear aircrft dynamics.

• Annual Conference of KIPS
• /
• 2002.04b
• /
• pp.1293-1296
• /
• 2002

본 연구에서는 서브 스위치를 이용한 오류허용 정렬 네트워크를 제안한다. 기존의 정렬 네트워크에서는 여분의 경로와 네트워크의 복잡성문제가 있었다. 제안된 구조에서는 여분 경로를 확장시키기 위해서 각 스테이지마다 $\frac{N}{4}\sum\limits_{i=0}^{n=2}{(\frac{1}{2})}^i$ (N=입 출력수) 서브 스위치를 추가함으로써 여분의 경로가 $3^{n(n+1)/2}$만큼 증가하였다. 또한 제안된 정렬 네트워크는 기존의 네트워크의 이중 네트워크 plane 개념에서 사용한 스위치 소자와 링크 수와 비교해 볼 때 제안된 구조의 단일 plane을 이용한 구조가 복잡도에서 낮다. 결론적으로 제안된 서브 스위치를 이용한 오류 허용 정렬 네트워크는 여분의 경로를 증가시키면서 하드웨어적 복잡도를 감소시킬 수 있다.

• Proceedings of the Korean Reliability Society Conference
• /
• 2000.04a
• /
• pp.247-253
• /
• 2000

본 논문은 정보 여분(Information Redundancy)에서의 에러 검출 코딩(Error Detect Coding) 기법을 이용하여 3-out-of-6 자체 검사기를 설계하고, 주기적인 코드(Frequency Coding) 주입을 통해 고장-안전 제어 논리를 모델링 했다. 고장-안전 제어 논리 모듈과 TMR(Triple Modular Redundancy)의 단일 모듈간에 대해서 신뢰성 병렬 수치 해석을 수행하였고, 이때 고장-안전 제어 논리가 기존의 하드웨어 여분 기법보다 시스템 소모비용과 기능적 오버헤드가 감소되어 기능신뢰성이 증가되는 결과를 얻었다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.17 no.11
• /
• pp.1279-1289
• /
• 1992

Fault-tolerant system in improved the reliability and safety by using hardware and software redundancy. Fault mask and detection, identification techniques are conditionally used with system's application areas. Here DMR system is operated with standby and fail-safe module method that has minimal hardware and software redundancy, then its reliablity and safety comparison is presented respectively. Also this paper proposed an effective methods of dealing with transient faults as compared system's MTTFs to transient faults tolerance capabilities of self-diagnosis program.

• Annual Conference of KIPS
• /
• 2006.05a
• /
• pp.1341-1344
• /
• 2006

임베디드 시스템의 신인도(Dependability)를 확보하기 위해 하드웨어적으로 여분을 두는 결함 허용(Fault-tolerant) 기법을 적용하는 것은 임베디드 시스템의 설치공간, 비용 및 전원 공급의 부족 등의 이유로 무리가 있다. 본 논문에서는 소프트웨어 결함 허용 기법의 일종인 시간 여분(Time-redundancy) 개념을 적용한 Extended Temporal Error Detection (E-TED) 기법을 연구하였으며, 실험을 통해 제안한 E-TED 기법이 기존의 TED 기법에 비해 데이터 오류의 감지 확률이 높은 것을 확인하였다.

• The KIPS Transactions:PartC
• /
• v.8C no.2
• /
• pp.173-181
• /
• 2001

하드웨어 기술의 발전으로 인해 컴퓨터 하드웨어의 결함 발생률은 상수 값이거나 점차 작아지는 경향이 있다. 반면에 하드웨어에 탑재된 소프트웨어의 복잡성 및 크기는 이전에는 상상할 수 없을 정도로 방대해져가고 있기 때문에, 소프트웨어의 결함 발생으로 인한 컴퓨터 시스템의 장애 발생 가능성은 점차 더 높아지고 있다. 본 논문에서는 Active/Active 클러스터 시스템의 가용도 개선을 위해서 소프트웨어적인 결함 발생을 미연에 방지할 수 있는 능동적 결함허용 기법인 소프트웨어 재활(rejuvenation) 방법에 대하여 연구하였다. 소프트웨어 재활 과정 및 여분서버로 작업전이(switchover) 과정을 semi-Markov 프로세스로 모델링 한 후, 수학적 분석을 통해 구한 Active/Active 클러스터 시스템의 bud형 상태 확률을 이용하여, 다양한 운영 조건하의 가용도 및 손실비용을 계산하였으며, 이를 통하여 소프트웨어 재활을 통한 Active/Active 클러스터 시스템의 가용도 개선 가능성을 확인하였다.

• Journal of IKEEE
• /
• v.19 no.3
• /
• pp.378-384
• /
• 2015

In conventional HEVC inverse core transform architectures, extra $n{\times}n$ inverse transform block is added to $2n{\times}2n$ inverse transform block, and it operates as one $2n{\times}2n$ inverse transform block or two $n{\times}n$ inverse transform blocks. Thus, same number of pixels are processed in the same time, but it suffers from increased hardware size due to extra $n{\times}n$ inverse transform block. To avoid this problem, a novel $8{\times}8$ HEVC inverse core transform architecture was proposed to eliminate extra $4{\times}4$ inverse transform block based on multiplier reuse. This paper extends this approach and proposes a novel HEVC $16{\times}16$ inverse core transform architecture. Its frame processing time is same in $4{\times}4$, $8{\times}8$, and $16{\times}16$ inverse core transforms, and reduces gate counts by 13%.

• Proceedings of the Korean Information Science Society Conference
• /
• 1998.10a
• /
• pp.627-629
• /
• 1998

실시간 어플리케이션이 확장되고 복잡해질수록 시스템이나 네트웍에 존재하는 결함에 대응해야 할 필요성은 더 높아진다. 이런 작업의 활용도가 높지는 않더라도 하나의 결함이 시스템 전체에 영향을 미칠 가능성은 항상 있기 때문에 신뢰도 제공면에서 요구되는 작업이다. 전통적인 결함허용 방법은 여분의 하드웨어나 소프트웨어를 중복 사용함으로써 결함에 대처하고자 하였다. 본 논문에서는 네트워크에 대하여 네트웍을 구성하는 요소를 중복하는 것이 아니라 네트웍의 결함발생시 통신경로를 우회함으로써 결함을 허용하는 방법을 제안한다.

• Proceedings of the KSR Conference
• /
• 2003.05a
• /
• pp.450-455
• /
• 2003

This paper is to discuss the hardware redundancy architecture of fault-tolerance system with using redundancy. Each architecture will be studied to implement fault-tolerance in classifying hardware redundancy architecture as passive, active and hybrid hardware redundancy. Therefore Fault-Masking and Fault-Detecting Techniques in each redundancy architecture is studied.