• 제목/요약/키워드: 프로세서

검색결과 4,031건 처리시간 0.032초

해외안테나 / 계산기 아키텍처의 과거, 현재, 미래

  • 한국데이터베이스진흥센터
    • 디지털콘텐츠
    • /
    • 7호통권86호
    • /
    • pp.70-73
    • /
    • 2000
  • 1Kbit DRAM, 최초의 마이크로프로세서 Intel 4004가 1970년대 처음으로 세상에 나온지 약 30년이 경과되었다. 4004는 4비트 프로세서로 집적 트랜지스터 수 2,300개, 동작 주파수 750KHz, 16핀으로 내장되었다. 이 시점에서 누가 현재의 고성능 프로세서의 출현을 예측이나 했을까 4비트에는 있는데, 하나의 프로세서가 한개의 침에 탑재되어 실용화되어, 원칩 프로세서가 스타트를 끊었던 것이다. 오늘날의 DEC Alpha21264에는 1,520만개의 트랜지스터를 집적해서 600Mhz 587핀으로 내장되었다. 이러한 발전의 원동력은 반도체 집적회로의 기술의 비약적인 발전은 물론, 계산기 아키텍처, 컴파일러, OS등을 완수하는 역할도 대단히 크다. 본 원고에서는 주로 1990년대의 계산기 아키텍처의 변천을 살펴보고 향후 10년의 발전을 전망하려 한다.

  • PDF

네트워크상에서 프로세서 이중화 시스템의 구현 (Implementation of Processor Duplication System in Network)

  • 구중두
    • 한국산학기술학회:학술대회논문집
    • /
    • 한국산학기술학회 2010년도 춘계학술발표논문집 1부
    • /
    • pp.333-335
    • /
    • 2010
  • 이동통신시스템에서 RNC의 MCP는 호 처리를 담당하는 부분으로, 신뢰도와 실시간성이 요구된다. MCP는 높은 견고성을 갖도록 구현되지만 다소간의 오류 율(Fault late)은 존재할 수밖에 없으므로 프로세서를 이중화하여 활성화된 프로세서가 장애를 일으키더라도 대기중인 프로세서가 연속적인 서비스를 제공할 수 있어야 한다. 따라서 본 연구에서는 이동통신에서 프로세서 이중화 시스템을 설계하고자 한다.

  • PDF

타스크 재분배를 위한 유전적 방법론 (A Genetic-based Methodology for Task Redistribution)

  • 이성훈
    • 한국산학기술학회:학술대회논문집
    • /
    • 한국산학기술학회 2004년도 춘계학술대회
    • /
    • pp.148-150
    • /
    • 2004
  • 송신자 개시 부하 균등 알고리즘에서는 전체 시스템이 과부하일 때 송신자(과부하 프로세서)가 부하를 이전하기 위해 수신자(저부하 프로세서)를 발견할 때까지 불필요한 이전 요청 메시지를 계속 보낸다. 따라서 이 같은 상황에서는 저부하 상태인 수신자 프로세서로부터 승인 메시지를 받기까지 불필요한 프로세서간 통신으로 인하여 프로세서의 이용률이 저하되고 또한 태스크의 처리율이 낮아지는 문제점이 발생한다. 본 논문에서는 이질형 분산 시스템에서의 동적 부하 균등을 위해 진화알고리즘을 기반으로 하는 접근 방법을 제안한다.

  • PDF

내장형 프로세서의 가변 목표형 설계 기법 (Retargetable Design Scheme of an Embedded Processor)

  • 유정영;김현규;이기원;오형철
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2002년도 가을 학술발표논문집 Vol.29 No.2 (1)
    • /
    • pp.709-711
    • /
    • 2002
  • 본 논문은 AE32000 프로세서를 특정 응용 목적의 시스템에 최적화시키기 위하여 개발한 방법을 소개한다. 내장형 프로세서 시스템에서는 프로세서가 수행할 작업의 내용이 미리 알려진 경우가 많다. 이와 같이 작업내용이 정해진 경우 최적의 명령어 집합을 정하고 사용하는 것이 시스템의 동작 속도와 제작비용 및 전력 소모에 매우 큰 영향을 줄 수 있다. 각기 다른 목적의 내장형 시스템에 사용할 수 있으며 각 응용 목적에 최적화된 프로세서를 얻기 위해서는 가변 목표형 설계 기법이 요구된다.

  • PDF

ARM 기반의 네트워크용 SoC(System-on-a-chip) 프로세서의 설계 및 구현 (Design and Implementation of ARM based Network SoC Processer)

  • 박경철;나종화
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2003년도 봄 학술발표논문집 Vol.30 No.1 (C)
    • /
    • pp.286-288
    • /
    • 2003
  • 본 논문에서는 서로 다른 네트워크간의 다양한 프로토콜과 이종의 트래픽을 동시에 처리할 수 있는 네트워크용 SoC (System-on-a-Chip) 프로세서를 구현하였다. 제작된 네트워크 SoC 프로세서는 ARM 프로세서 코어와 ATM(Asynchronous Transfer Mode) 블록, 10/100 Mbps 이더넷 볼록, 스케쥴러, UART 등을 이용하였고 각 블록은 AM8A (Advanced Microcontroller Bus Architecture) 버스로 연결하였다. SoC 프로세서는 CADENCE사의 VerilogHDL을 이용하여 설계하였고 0.35$\mu\textrm{m}$ 셀 라이브러리를 이용하여 검증하였다. 구현된 칩은 총 게이트수가 312,000개이며 칠의 최대 동작 주파수는 50MHz 이다.

  • PDF

동적전압프로세서를 이용한 MPEG 시뮬레이션 (The Simulation of Dynamic Voltage Processor with MPEG decoding)

  • 신진아;전성익
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2002년도 가을 학술발표논문집 Vol.29 No.2 (1)
    • /
    • pp.724-726
    • /
    • 2002
  • 개인이동기기의 사용이 증가함에 따라, 보다 효율적이고 편리한 이동시스템을 위한 많은 연구가 진행되고 있다. 특히 에너지 소모의 절감에 대한 연구는 이동기기의 기동성을 위해 중요한 문제이다. 동적전압조정은 이동기기의 에너지 소모를 가장 많이 차지하는 요소 중 하나인 프로세서의 전력을 효율적으로 관리하고 감소시킬 수 있는 방법이다. 본 논문에서는 MPEG 프레임별 복호시간의 차이를 이용한 동적전압조정 알고리듬을 통해 프로세서가 WPEG디코더를 실행할 때 전력소모를 최소화하는 과정을 프로세서 시뮬레이터를 통해 확인한다. 논문에서 제안한 동적전압조정 알고리듬은 원래의 프로세서 에너지 소모와 비교하여 약 70%-85%의 감소효과를 볼 수 있었다.

  • PDF

IXP1200 네트웍프로세서에서의 스케줄러의 설계 (Design of Scheduler in IXP1200 Network Processor)

  • 신상호;임경수;안순신
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2001년도 가을 학술발표논문집 Vol.28 No.2 (3)
    • /
    • pp.181-183
    • /
    • 2001
  • 인터넷에서 저성능의 소프트웨어적인 처리 또는 고성능의 하드웨어 처리를 하는 장비의 단점을 보완하기 위해서 네트웍프로세서를 사용하는 방법이 등장하였다. 네트웍프로세서를 이용해서 네트웍기능을 지원하기 위해서는 한정된 자원을 효율적으로 활용하기 위해서 스케줄러가 요구된다. 네트웍프로세서에서 스케줄러를 설계하기 위해서 필요한 사항과 구조등에 관해서 알아본다.

  • PDF

운용 및 유지보수 프로세서

  • 서장원;안규석;이규열
    • 정보와 통신
    • /
    • 제6권1호
    • /
    • pp.62-68
    • /
    • 1989
  • TDX-1A의 유지보수 및 운용관리 프로세서는 8비트 프로세서 사용에 따른 성능상의 제약과 프로그램 체계상의 문제점이 있어 TDX-1B에서는 호처리에 직접 영향을 미치지 않는 SAP, SMP 및 IOIP를 32비트 프로세서로 통합하여 유지보수 및 운용관리를 체계화함과 동시에 이에 관련된 기능을 보완한 OMP(Operation and Maintenance Processor)를 개발하였다.

  • PDF

MIN-based 다중 처리 시스템을 위한 효율적인 병렬 Branch-and-Bound 알고리즘 설계 및 성능 분석 (Design and Performance Analysis of a Parallel Optimal Branch-and-Bound Algorithm for MIN-based Multiprocessors)

  • 양명국
    • 전기전자학회논문지
    • /
    • 제1권1호
    • /
    • pp.31-46
    • /
    • 1997
  • 본 논문에서는 다층 연결 구조(Multistage Interconnection Network, MIN)를 기반으로 하는 병렬 컴퓨터 환경에서 효과적으로 운용할 수 있는 병렬 Optimal Best-First search Branch-and-Bound 알고리즘(pobs)을 제안하고, 성능을 분석하였다. 제안된 알고리즘은 먼저 해를 얻고자 하는 문제를 임의의 G개 부 문제로 분할하고 소수 프로세서로 구성된 프로세서 그룹들에 할당하여 각각의 지역 해를 산출하도록 하였다. 따라서 N개의 프로세서를 갖는 시스템은 G개 프로세서 그룹으로 구분되고 각 프로세서 그룹은 P(=N/G)개 프로세서를 보유하게 된다. 각 프로세서 그룹은 할당된 부 문제의 지역 해를 얻는 과정에 병렬 sub-Global Best-First B&B 알고리즘을 수행한다. 프로세서 그룹들이 산출한 지역 해들 가운데 최선의 값을 갖는 지역 해가 문제의 전역 해로 결정되는데, 이를 위하여 각 프로세서 그룹의 대표 프로세서는 할당된 부 문제의 지역 해를 다른 그룹들에게 전파하도록 하였다. 지역 해 전파는 프로세서 그룹들의 지역 해 비교를 통한 전역해 선정 기능과 함께 프로세서 그룹간 작업 불균형 문제를 상당 부분 해소하는 효과를 제공한다. 알고리즘 설계에 이어 성능 평가를 위한 분석 모형을 제시하였다. 제안한 모형은 B&B 알고리즘 수행에 따른 연산 소요시간과 통신 소요시간을 분리하여 처리함으로 병렬 처리 환경에서 보다 실질적인 알고리즘 성능 평가가 가능하게 함과 동시에, 다양한 컴퓨터 연결 구조에서의 알고리즘 성능 예측을 용이하게 하였다. B&B 알고리즘의 확률 특성을 토대로 작성된 성능 분석 연구의 실효성 검토를 위하여 MIN 기반 시스템을 대상으로 병행된 시뮬레이션 결과는 상호 미세한 오차 범위 내에서 일치하는 결과를 보여 제시한 성능 분석 기법의 타당성을 입증하였다. 또한, 본 논문에서 제안한 병렬 알고리즘을 MIN 기반 시스템에 적용하여 기존 알고리즘의 성능과 비교 평가 결과 제안한 pobs가 문제 해결 과정에서 전개되는 부 문제 수를 줄이고 프로세서간의 효율적인 작업 분배 효과를 제공하는 한편 프로세서간의 주된 통신 활동 범위를 국부적으로 제한하여 성능면에서 우수함을 입증하였다.

  • PDF

중위수의 중위수에 의한 병렬 분류 알고리즘 (Parallel Sorting Algorithm by Median-Median)

  • 민용식
    • The Journal of the Acoustical Society of Korea
    • /
    • 제14권1E호
    • /
    • pp.14-21
    • /
    • 1995
  • 본 논문은 SIMD 병렬 처리 컴퓨터에 적합한 병렬 분류 알고리즘을 제시키 위해서, 다음과 같이 수행이 된다. 첫째, 비순서화된 데이타 집합을 p개의 프로세서로 할당시킨후에 순차적 quicksort로 분류한다. 그 다음으로, 분류된 각 프로세서의 중위수값을 구한다음 이 값에 위해서 각 프로세서에 데이타 값을 할당시킨다. 각 프로세서에 할당된 데이타가 정확하게 분배가 되도록 중위수와 중위수 값을 구해서 각 프로세서에 적합한 데이타를 다시 할당 시키게 된다. 이때 각 프로세서가 지닌 데이타의 수는 확률이론을 이 용하였다. 마지막으로, 각 프로세서에 할당된 데이타를 순차적 quicksort로 분류하면 된다. 여기서 분류될 데이타 n가 $n{\geq}p^2$일때 본 알고리즘은 최적이 되게됨을 볼수가 있다. 실제적 구현에 있어서, 64개 프로세서를 이용해서 8백만개의 데이타를 분류할때 PSRS 방법의 speedup은 44.4인 반면에 본 알고리즘은 48.43이 된다. 즉, 다양한 공용과 분산 기억장치 기계에 관해서, 본 알고리즘의 speedup은 거의 절반 이상의 선형시간으로서 성취가 됨을 볼 수가 있다.

  • PDF