• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2019년도 춘계학술대회
• /
• pp.323-324
• /
• 2019

Ge-MONOS(Metal-Oxide-Nitride-Oxide-Silicon) 구조를 가진 플레쉬 메모리 소자에 대해 프로그래밍 전압에 따른 문턱 전압의 변화를 조사했다. 프로그래밍 전압은 10V, 12V, 15V, 16V, 17V을 인가하였고 1초 동안 프로그래밍을 진행했다. 10V에서 12V까지는 문턱전압은 약 0.5V로 프로그램 전과 크게 다르지 않고, 15V, 16V, 17V에서 문턱전압이 각각 1.25V, 2.01V, 3.84V로 프로그램 전과 0.75V, 1.49V, 3.44V 차이가 발생했다.

• 한국전자통신학회논문지
• /
• 제8권8호
• /
• pp.1227-1234
• /
• 2013

1.2 더블 폴리 부유게이트 트랜지스터로 구성된 아날로그 메모리가 CMOS 표준공정에서 제작되었다. 효율적인 프로그래밍을 위해 일반적인 아날로그 메모리에서 사용되었던 불필요한 초기 소거 동작을 제거하였으며 프로그래밍과 읽기의 경로를 동일하게 가져감으로서 읽기 동작 시에 발생하는 증폭기의 DC 오프셋 문제를 근본적으로 제거하였다. 어레이의 구성에서 특정 셀을 주변의 다른 셀들로부터 격리시키는 패스 트랜지스터 대신에 Vmid라는 별도의 전압을 사용하였다. 실험 결과 아날로그 메모리가 디지털 메모리의 6비트에 해당하는 정밀도를 보였으며 프로그래밍 시에 선택되지 않은 주변의 셀들에 간섭 효과가 없는 것으로 확인되었다. 마지막으로, 아날로그 어레이를 구성하는 셀은 특이한 모양의 인젝터 구조를 가지고 있으며, 이것은 아날로그 메모리가 특별한 공정 없이도 트랜지스터의 breakdown 전압 아래에서 프로그래밍 되도록 하였다.

• 한국진공학회지
• /
• 제6권3호
• /
• pp.194-199
• /
• 1997

Al/a-Si:H/Mo 구조의 MIM(Metal-Insulator-Metal) antifuse를 제작하여 antifuse의 I-V 특서을 조사하고, 온저항의 분포를 구하였다. 제작된 antifuse의 누설전류는 1pA/$\mu\textrm{m}^2$이하였고, 프로그래밍 전압은 10~11V 내에 분포하였다. 프로그램 후 온저항은 대부분 10~20 Ω이었고, 20%정도는 100$\Omega$이상의 분포도를 보였다. 이러한 온저항 분포의 편차와 저항값을 줄이기 위해 이미 프로그램된 antifuse에 다시 전류를 주입하는 재 프로그래밍 방법을 시도 하였다. 이 방법을 통하여 100$\Omega$이상의 온저항을 가지는 antifulse를 다시 50$\Omega$이하로 낮출 수 있었다. 재 프로그래밍 방법을 사용한 antifuse는 한번만 프로그래밍 했을 때 보다 더욱 더 균일하고 낮은 온저항 분포를 가졌다.

• 전자공학회논문지C
• /
• 제35C권10호
• /
• pp.30-37
• /
• 1998

1.2㎛ 더블 폴리 부유게이트 트랜지스터로 구성된 아날로그 메모리가 CMOS 표준공정에서 제작되었다. 효율적인 프로그래밍을 위해 일반적인 아날로그 메모리에서 사용되었던 불필요한 초기 소거 동작을 제거하였으며 프로그래밍과 읽기의 경로를 동일하게 가져감으로서 읽기 동작 시에 발생하는 증폭기의 DC offset 문제를 근본적으로 제거하였다. 어레이의 구성에서 특정 셀을 주변의 다른 셀들로부터 격리시키는 패스 트랜지스터 대신에 Vmid라는 별도의 전압을 사용하였다. 실험 결과 아날로그 메모리가 디지털 메모리의 6비트에 해당하는 정밀도를 보였으며 프로그래밍 시에 선택되지 않은 주변의 셀들에 간섭 효과가 없는 것으로 확인되었다. 마지막으로, 아날로그 어레이를 구성하는 셀은 특이한 모양의 인젝터 구조를 가지고 있으며, 이것은 아날로그 메모리가 특별한 공정 없이도 트랜지스터의 breakdown 전압 아래에서 프로그래밍 되도록 하였다.

• 한국전자통신학회논문지
• /
• 제6권1호
• /
• pp.118-122
• /
• 2011

플래시메모리의 쓰기나 소거 등의 프로그래밍 동작을 위해서는 각기 다른 고전압이 필요하며, 이를 위해서 차지펌프회로가 사용되어 왔다. 본 논문에서 제안되는 차지펌프회로는 VCO를 이용하여 외부에서 인가되는 기준전압과 차지펌프의 출력이 일치하도록 클락 주파수를 조절해줌으로서 공정에 의한 오차뿐만 아니라 차지펌프의 각 단을 구성하는 MOSFET의 바디효과에 관계없이 예측 가능한 출력을 발생하는 회로이다.

• 대한전자공학회논문지
• /
• 제21권5호
• /
• pp.67-78
• /
• 1984

프로팅 게이트 위에 컨트롤 게이트를 갖는 n-채널 이중 다결정 실리콘게이트 EAROM을 제작하였다. 채널 길이는 4-8μm, 채널 폭은 5-14μm로 하여 5μm design rule에 따라 설계하였으며 서로 다른 4가지 컨트롤게이트 구조를 갖는 채널 주입형 기억소자를 얻었다. 그리고 소자의 Punch through 전압과 게이트에 의해 조절되는 채널파괴 전압을 증가시키기 위해 이중 이온주입 (double ion implantation)과 active 영역에 보론이온을 주입 하였다. 프로그래밍을 위해 드레인 전압 및 게이트 전압이 각각 13-l7V 및 20-25V 정도 필요하였다. 그리고 제조된 기억소자의 소거는 광학적 방법뿐 아니라 전기적 방법으로도 가능하였으며 125℃에서 200시간 유지하였을 때 축적된 전자가 약 4 %정도 감소함을 알 수 있었다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제16권11호
• /
• pp.1051-1055
• /
• 2010

소프트웨어 라디오는 기존에 특화된 하드웨어 칩으로 구현되던 무선 통신 프로토콜을 소프트웨어로 구현하여 실행하는 기술이다. 새로운 프로토콜의 적용과 기존 프로토콜의 수정이 동적인 프로그래밍만으로 가능해지기 때문에 무선 통신 기술의 새로운 패러다임의 변화를 가져왔다. 하지만, 소프트웨어 라디오 시스템은 범용 프로세서와 통신 하드웨어를 동시에 장착하고 있기 때문에 그만큼 전력 소모가 크다. 본 논문에서는 이러한 소프트웨어 라디오 시스템을 위한 전력 관리 기법인 복합 변조/전압 스케일링 기법을 제안한다. 그리고 제안된 기법의 전력 절감 효과를 수치적인 결과를 통해 분석한다. 결과적으로 복합 변조/전압 스케일링 기법은 주어진 데이터 전송률을 충족시키면서 무선 통신의 변조 레벨과 프로세서의 전압을 효율적으로 조절하여 전력 소모를 최소화시킨다.

• 센서학회지
• /
• 제4권3호
• /
• pp.80-88
• /
• 1995

본 논문에서는 Al 및 TiW 금속을 상하층 전극으로 사용하고 이들 금속사이에 절연물이 존재하는 금속-절연물-금속(metal-insulator- metal : MIM) 구조의 안티휴즈 소자를 만들고 금속층간 절연물의 성질에 따른 안티휴즈 특성에 대하여 연구하였다. 금속층간 절연물로는 R.F 스퍼터링법에의해 형성된 실리콘 산화막과 탄탈륨 산화막으로 구성된 이층 절연물을 사용하였다. 이러한 안티휴즈 구조에서 실리콘 산화막은 프로그램 전의 안티휴즈 소자를 통해 흐르는 누설전류를 감소시켰으며, 실리콘 산화막에 비해 절연 강도가 낮은 탄탈륨 산화막은 안티휴즈 소자의 절연파괴전압을 저 전압으로 낮추는 역할을 하였다. 최종적으로 제조된 $Al/Ta_{2}O_{5}(10nm)/SiO_{2}(10nm)/TiW$ 구조에서 1 nA 이하의 누설전류와 약 9V의 프로그래밍 전압을 갖고 수 초내에 프로그램이 완성되는 전기적 특성이 안정된 안티휴즈 소자를 제조하였다. 그리고 이때 소자의 OFF 및 ON 저항은 각각 $3.65M{\Omega}$ 및 $7.26{\Omega}$이었다. 이와 같은 $Ta_{2}O_{5}/SiO_{2}$ 구조에서 각 절연물의 두께를 조절함으로써 측정 전압에 민감하고 재현성 있는 안티휴즈 소자를 제조할 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 춘계종합학술대회
• /
• pp.981-984
• /
• 2005

본 논문에서는 전하트랩형 SONOS 메모리에서 프로그래밍 동작 후 변화되는 문턱전압을 시뮬레이션에 의하여 구현하고자 한다. SONOS 소자는 질화막내의 트랩 뿐 만아니라, 질화막-블로킹산화막 계면에 존재하는 트랩에 전하를 저장하는 전하트랩형 비휘발성기억소자로서, 기억상태에 따른 문턱전압을 시뮬레이션으로 구현하기위해서는 질화막내의 트랩을 정의할 수 있어야 된다. 그러나 기존의 시뮬레이터에서는 질화막내의 트랩모델이 개발되어 있지 않은 것이 현실이다. 따라서 본 연구에서는 SONOS 구조의 터널링산화막-질화막 계면과 질화막-블로킹산화막 계면에 두개의 전극을 정의하여 프로그램 전압과 시간에 따라서 전극에 유기되는 전하량으로부터 전하트랩형 기억소자의 문턱전압변화를 시뮬레이션 할 수 있는 새로운 방법을 제안한다.

• 한국전자통신학회논문지
• /
• 제7권5호
• /
• pp.1061-1066
• /
• 2012

디지털 메모리는 신뢰성, 속도 그리고 상대적인 단순한 제어회로로 인해 지금까지 저장장치로서 널리 사용되어 왔다. 그러나 디지털 메모리 저장능력은 공정의 선폭감소의 한계로 인해 결국 한계에 다다르게 될 것이다. 이러한 저장 능력을 획기적으로 증가시키는 방안의 하나로서 메모리의 셀에 저장하는 데이터의 형태를 디지털에서 아날로그로 변화시키는 것이다. 한 개의 셀과 프로그래밍을 위한 주변회로로 구성된 아날로그 메모리가 0.16um 표준 CMOS 공정에서 제작되었다. 제작된 아날로그 메모리는 저밀도 불활성 메모리, SRAM과 DRAM에서 리던던시 회로 제어, ID나 보안코드 레지스터, 영상이나 음성 저장장치 등에 응용될 것이다.