• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.35 no.12B
• /
• pp.1227-1235
• /
• 2010

Stateflow is a useful system modeling tool, which is frequently used in industry. But Stateflow has defects when users are trying to describe consecutive behaviors or a system's temporal behaviors. Timing diagram, on the other hand, is a widely used tool of explaining behaviors of a hardware system in electronics. This tool has a merit when specifying consecutive behaviors and temporal behaviors of a system. Thus, this paper suggests $Stateflow_{TD}$, the unified modeling methodology in Stateflow domain integrating Stateflow with Timing diagram in order to improve the shortcomings of Stateflow. This paper not only explains a technique of integrating both a Stateflow model and Timing diagram models, and describes advantages of what $Stateflow_{TD}$ formalism has, but also shows its convenience using two example systems.

• Journal of Digital Convergence
• /
• v.17 no.10
• /
• pp.427-432
• /
• 2019

The purpose of this study is to explore the characteristics of spatial expression in the works of Terunobu Fujimori, Japan's leading eco-friendly architect, in line with the contemporary background on environmental issues. As a method of research, we will select five representative multi-room spaces from the 1990s to the present and explore the characteristics of expression in the space through literature research. As a result of the analysis, we were actively using the strategy of using natural materials to finish the space and introduce plants into the building. Japan's strategy of borrowing traditional methods was to use them as a way of expressing space, a way of expressing fantasy and deviance. We expect that the demands of modern people seeking novelty in this era and the eco-friendly building plan of feasible alternatives can be presented as another methodology for spatial design.

• The Transactions of the Korea Information Processing Society
• /
• v.5 no.9
• /
• pp.2435-2446
• /
• 1998

In this paper. We describe a dataflow model for efficient execution of a functional logic language and a method of translation a functional logic language into a dataflow graph. To explore parallelism and intelligent backtracking, we us model in which clause and function are represented as independent dataflow graph. The node denotes basic actions to be performed when the clause and function are executed. The dataflow mechanism allows an operation to be executed as soon as all its operands are available. Since the operations can never be executed earlier, a dataflow model is an excellent base for increasing execution speed. We did decrease a delay time with concurrent execution of dependency analysis and subgoal.

• KSCE Journal of Civil and Environmental Engineering Research
• /
• v.10 no.4
• /
• pp.43-52
• /
• 1990

Theoretical foundation and algorithms are presented of a new surface modeling and pre-processing system for the three-dimensional structures. The modeling method is based on the boundary representation scheme and composed of two hierarchical model structures: curve-network and surface models. The concept of modeling curve as a union of links is introduced to facilitate surface modeling via various transfinite mapping techniques or Coons Patches. Efficiency and novel aspects of the present method are discussed. Finite element mesh genceration and application procedures will be reported in a later paper.

• Journal of KIISE:Computer Systems and Theory
• /
• v.28 no.1_2
• /
• pp.20-32
• /
• 2001

각 장기는 고유한 명암값의 범위와 각 명암값에 대한 서로 다른 비율을 지니고 있으므로 제안된 연구에서는 이러한 명암값의 비율을 이용하여 장기의 영역과 노이즈를 구분할 수 있도록 하였다. 장기의 영역을 세 종류의 메쉬영상으로 표현하여 이들의 유니온 영상으로 장기의 전반적인 형태인 템플리트를 생성하였다. 템플리트 방식은 기존의 방식에서 명암값의 범위가 같은 노이즈의 제거가 어려운 단점을 해결하여 장기의 영역만을 분리할 수 있었다. 장기의 위치를 탐색하기 위한 위치탐색과정에서는 장기의 존재여부의 파악과 함께 분리된 장기까지 추적할 수 있도록 하였다. 외곽선 표현을 위해서는 템플리트로 이진영상에서 서브트랙션(subtraction)하는 방법을 사용하여 장기의 말단부위까지 세밀하게 표현하였다. 제안된 연구에서 사용된 오프닝과 클로징 방법으로 기존의 structuring element를 사용하는 방법에 비해 처리속도를 단축시킬 수 있었다. 추출된 장기의 면적을 토대로 체적계산을 시행하였고 동물실험을 통하여 임상 실험치를 제시하였다.

• Annual Conference on Human and Language Technology
• /
• 1994.11a
• /
• pp.181-186
• /
• 1994

변환 방식의 기계 변역이란 변환 규칙을 사용하여 원시 언어의 중간 단계 표현으로부터 목적 언어의 중간 단계 표현을 구하는 것이다. 변환 방식에는 규칙을 사용하는 변환과 예문을 기반으로 하는 변환이 있다. 규칙을 사용하는 변환시스템은 시스템의 확장성에 문제가 있는 반면에 예문을 기반으로 하는 변환 시스템은 견고하고 시스템의 확장성이 좋으며, 특정 영역에 대한 변역에 매우 적합하다는 등의 장점을 가진다. 예문을 기반으로 하는 변환 시스템에서 예문의 표현은 문장 단위로 할 수도 있고, 혹은 구문 단위로 할 수도 있다. 예문을 문장 단위로 정의 할 경우에는 매우 다양한 형태의 문장들을 포함해야 하므로 예문의 갯수가 매우 많아지며, 그다지 견고하지 못하게 된다. 반면에 구문 단위를 예문으로 하는 경우는 응용성이 좋고 견고하지만, 부분적으로 변역된 여러 구문들을 결합해야 하는 문제가 있다. 이러한 결합 문제를 해결하기 위한 한-영 예문의 대응 함수를 정의하고, 이 결합 함수를 사용하여 정의한 예문을 통하여 호텔 영역에서의 한-영 변환을 하는 시스템을 구현하였다.

• Annual Conference on Human and Language Technology
• /
• 2009.10a
• /
• pp.19-24
• /
• 2009

의사소통에서 대화자 간 감정의 이해는 메시지의 내용만큼이나 중요하다. 비언어적 요소에 의해 감정에 관한 더 많은 정보가 전달되고 있기는 하지만, 텍스트에도 화자의 감정을 나타내는 언어적 표지가 다양하고 풍부하게 녹아 들어 있다. 본 연구의 목적은 인간언어공학에 활용할 수 있는 감정 온톨로지를 설계하는 데 있다. 텍스트 기반 감정 처리 분야의 선행 연구가 감정을 분류하고, 각 감정의 서술적 어휘 목록을 작성하고, 이를 텍스트에서 검색함으로써, 추출된 감정의 정확도가 높지 않았다. 이에 비해, 본 연구에서 제안하는 감정 온톨로지는 다음과 같은 장점을 갖는다. 첫째, 감정 표현의 범주를 기술 대상(언어적 vs. 비언어적)과 방식(표현적, 서술적, 도상적)으로 분류하고, 이질적 특성을 갖는 6개 범주 간 상호 대응관계를 설정함으로써, 멀티모달 환경에 적용할 수 있다. 둘째, 세분화된 감정을 분류할 수 있되, 감정 간 차별성을 가질 수 있도록 24개의 감정 명세를 선별하고, 더 섬세하게 감정을 분류할 수 있는 속성으로 강도와 극성을 설정하였다. 셋째, 텍스트에 나타난 감정 표현을 명시적으로 구분할 수 있도록, 경험자 기술 대상과 방식 언어적 자질에 관한 속성을 도입하였다. 이때 본 연구에서 제안하는 감정 온톨로지가 한국어 처리에 국한되지 않고, 다국어 처리에 활용할 수 있도록 확장성을 고려했다.

• Annual Conference of KIPS
• /
• 2004.11a
• /
• pp.429-432
• /
• 2004

자바 언어는 객체지향 언어이며 효율적인 애플리케이션을 개발하기 위해 설계되었다. 특히 다양한 개발 환경과 이식성에 맞는 언어로써 각광을 받고 있다. 하지만 자바 언어로 애플리케이션을 개발하면 다른 언어로 작성하는 것 보다 실행이 느리다는 단점을 가지고 있다. 이러한 자바 실행 속도를 극복하기 위해 많은 연구가 되고 있는데, 그 중에서도 JIT방식과 네이티브 코드로 변환 방식이 있다. 본 논문은 스택기반의 자바 바이트코드에서 3-주소 형태로 변환하여 최적화하는 CTOC중에서 바이트코드에서 3-주소 형태 즉 CTOC-T의 중간 표현인 CTOC-B를 설계하려 한다. CTOC-B는 스택기반의 중간표현으로써 자바 바이트코드보다 코드의 변환과 분석이 용이하게 만든 형태의 표현이다. 본 논문에서는 자바 바이트코드에서 스택기반 중간코드인 CTOC-B 코드로의 효율적인 변환기를 설계하며, CTOC-B의 특징을 분석해 본다.

• Korean Institute of Interior Design Journal
• /
• v.19 no.1
• /
• pp.75-84
• /
• 2010

This study will establish the transformal characteristics of architectural visual information by investigating: how contemporary architects perceive and process multifaceted architectural information via the expression media since 1970s. The purposes and results of this study are summarized as follows: This study established the contemporary transformal characteristics by comparing the expression methods of traditional architects with the transformal characteristics of visual information derived from the contemporary architectural expression media. In a pluralistic information society, the expression methods of the past, which recognize space as a stationary, unidimensional visual point on a drawing surface, is now changing to the mixed, multidimensional expression methods that connect various visual points on a limited drawing surface. Furthermore, the rapid advancement of digital media is changing, from a method which simply arranges visual information, to a flexible visual tool which can process architecture sequentially and simultaneously. As the communication structure of architecture is moving toward an individual-centered two-way communication type, the information delivery method is used to visualize conceptual, inferential information, rather than visualizing realistic information which simply records facts. In the past, multidimensional, non-linear forms could not be processed by the conventional design processes and sketch work, but now they can be expressed via digital media.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2006.05a
• /
• pp.886-889
• /
• 2006

수치연산 보조프로세서로도 알려져 있는 부동 소수점 연산장치(FPU)는 컴퓨터가 사용하는 기본 마이크로프로세서보다 더 빠르게 숫자를 다를 수 있는 특별한 회로 설계 또는 마이크로프로세서를 말한다. FPU는 전적으로 대형 수학적 연산에만 초점을 맞춘 특별한 명령 셋을 가지고 있어서 그렇게 빠르게 계산을 수행할 수 있는 것이다. FPU는 오늘날의 거의 모든 PC에 장착되고 있지만, 실은 그것은 그래픽 이미지 처리나 표현 등과 같은 특별할 일을 수행할 때에 필요하다. 초창기 컴퓨터 회사들은 각기 다른 연산방식을 사용했다. 이에 따라 연산결과가 컴퓨터마다 다른 문제점을 해결하기 위해 IEEE에서는 부동 소수점에 대한 표준안을 제안하였다. 이 표준안은 IEEE Standard 754 이며, 오늘날 인텔 CPU 기반의 PC, 매킨토시 및 대부분의 유닉스 플랫폼에서 컴퓨터 상의 실수를 표현하기 위해 사용하는 가장 일반적인 표현 방식으로 발전하였다. 본 논문에서는 부동 소수점 표준안 중 32-bit 단일 정밀도 부동 소수점 가산기를 VHDL로 구현하여 FPGA칩으로 다운하고 PCI 인터페이스를 통해 Visual C++로 데이터의 입출력을 검증하였다.