• Journal of Welding and Joining
• /
• v.14 no.2
• /
• pp.71-78
• /
• 1996

In order to rpovide proper SMT design criteria in a systematic way, a mathematical formulation has been developed to predict the configuration of the solder fillet formed between the gullwing type lead and rectangular pad. Effects of SMT design parameters such as the solder volume and pad dimension on the solder profile are investigated using the FEM that calculates the 3D configuration by minimizing the energy due to surface tension and gravity in the equilibrium state. Design criteria of QFP and SOP are illustrated by plotting the acceptable range of the solder volume with respect to the length and width ratios of the pad and lead. The results show that the acceptable design range increases with increase in the pad length and width. The pad length has more significant effects on design criteria compared with the pad width, and Bond number can be utilized to predict the joint quality.

• Proceedings of the KIEE Conference
• /
• 2015.07a
• /
• pp.930-931
• /
• 2015

본 논문은 브릿지리스 인터리브 PFC의 높은 역률 개선과 LLC 공진형 하프브릿지 정류기 회로를 채택하여 풀부하 상태에서 90%이상의 높은 효율로 내부손실과 내부상승 온도를 최적화 시키고, 메탈 PCB와 표면 실장형 부품, 스위칭 주파수를 높인 직렬구조 변압기 등을 적용하여 높이를 12.9mm이하로 제한해 기존의 가전 디스플레이용 전원 장치와 비교해 높은 효율과 박형화 하는 기술적 방법을 제시하였다.

• Proceedings of the Korean Society for Noise and Vibration Engineering Conference
• /
• 2011.10a
• /
• pp.440-445
• /
• 2011

Dynamic characteristic analysis is required in developing SMT mounter system with high installation speed and position precision, because of vibration source occurred by positioning head. This paper presents the method of improving dynamic characteristic of SMT(Surface Mount Technology) mounter with finite element method and modal test. The design direction is that natural frequencies of SMT mounter must be higher than the vibration source. In addition, the effect of input shaping on residual vibration reduction is investigated by simulating the response of a first-order system.

• Proceedings of the International Microelectronics And Packaging Society Conference
• /
• 2002.05a
• /
• pp.74-78
• /
• 2002

MEMS공정을 이용하여 폴리실리콘의 piezoresistivity를 이용한 스트레인 센서어레이를 제작하였고, 이 센서 어레이를 flexible substrate에 패키징하는 공정을 개발하였다. 실리콘 웨이퍼에 표면 가공(surface micromachining)된 센서는 폴리이미드 코팅, release-etch 방법을 통해 웨이퍼로부터 분리되어 폴리이미드를 기판으로 하는 flexible sensor array module을 완성할 수 있었다. 공정은 희생층과 절연층을 증착하고 폴리실리콘 0.5 $\mu\textrm{m}$을 증착, 도핑 및 패터닝하여 센서 어레이를 구성하였다. 이 센서어레이를 flexible substrate에 패키징 하기 위해서 폴리이미드를 코팅하여 15 $\mu\textrm{m}$의 막을 구성하였고, 100% $O_2$RIE를 이용한 선택적 식각 방법으로 via hole을 구성하였다. 이후 전기도금을 통해 회로를 구성하여 1단계 패키징(die to chip carrier)과 2단계 패키징(chip to substrate)을 웨이퍼 레벨에서 완성하였다. 희생층을 제거함으로서 웨이퍼로부터 센서어레이 모듈을 분리하였다. 제작되어진 센서 모듈은 임의의 곡면에 실장이 가능하도록 충분한 flexibility를 얻을 수 있었다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.494-495
• /
• 2007

As a pocket size electronic device have developed and electronic parts is increased, it need dual face soldering using SMT(Surface Mount Technology) and it can be getting high density soldering. Inductor is one of their electronic parts using SMT and inductor was developed to make electromagnetic energy. In this study, it is analyzed temperature properties of surface mount type Inductor due to current injection which is satisfied the demand of utmost small size and the substance of high density simultaneously.

• Journal of the Microelectronics and Packaging Society
• /
• v.26 no.3
• /
• pp.63-69
• /
• 2019

Soldering technology has been used in electronic industry for a long time. However, due to solder fatigue characteristics, automotive electronics are searching the semi-permanent interconnection technology such as press-fit method. Press fit interconnection is a joining technology that mechanically inserts a press fit metal terminal into a through hole in a board, and induces a strong bonding by closely contacting the inner surface joining of the through hole by plastic deformation of press-fit terminal. In this paper, the bonding properties of press-fit interconnection are investigated with PCB hole size and surface finishes. In order to compare interconnection reliability between the press fit and soldering, the change in resistance of the press-fit and soldering joints was observed during thermal shock test. After thermal cycling, the failure modes are investigated to reveal the degradation mechanism both press-fit and soldering technology.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.15 no.3
• /
• pp.271-277
• /
• 2004

A Si(Silicon) MEMS(Micro Electro Mechanical System) package using a doped lossy Si carrier for CPW(Coplanar Waveguide) MMICs(Microwave and Millimeter-wave Integrated Circuits) is proposed in order to reduce parasitic problems of leakage, coupling and resonance. The proposed chip-carrier scheme is verified by fabricating and measuring a GaAs CPW on the two types of carriers(conductor-back metal, doped lossy Si) in the frequency from 0.5 to 40 ㎓. The proposed MEMS package using the lightly doped lossy(15 Ω$.$cm) Si chip-carrier and the HRS(High Resistivity Silicon, 15 ㏀$.$cm) shows the optimized loss and parasitic problems-free since the doped lossy Si-carrier effectively absorbs and suppresses the resonant leakage. The Si MEMS package for CPW MMICs has an insertion loss of only - 2.0 ㏈ and a power loss of - 7.5 ㏈ at 40 ㎓.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2012.11a
• /
• pp.123-123
• /
• 2012

최근 연구되고 있는 TSV(Through Silicon Via) 기술은 Si 웨이퍼 상에 직접 전기적 연결 통로인 관통홀을 형성하는 방법으로 칩간 연결거리를 최소화 할 수 있으며, 부피의 감소, 연결부 단축에 따른 빠른 신호 전달을 가능하게 한다. 이러한 TSV 기술은 최근의 초경량화와 고집적화로 대표되는 전자제품의 요구를 만족시킬 수 있는 차세대 실장법으로 기대를 모으고 있다. 한편, 납땜 재료의 주 원료인 주석은 주로 반도체 소자의 제조, 반도체 칩과 기판의 접합 및 플립 칩 (Flip Chip) 제조시의 범프 형성 등 반도체용 배선재료에 널리 사용되고 있다. 최근에는 납의 유해성 때문에 대부분의 전자제품은 무연솔더를 이용하여 제조되고 있지만, 주석을 이용한 반도체 소자가 고밀도화, 고 용량화 및 미세피치(Fine Pitch)화 되고 있기 때문에, 반도체 칩의 근방에 배치된 주석으로부터 많은 알파 방사선이 방출되어 메모리 셀의 정보를 유실시키는 소프트 에러 (Soft Error)가 발생되는 위험이 많아지고 있다. 이로 인해, 반도체 소자 및 납땜 재료의 주 원료인 주석의 고순도화가 요구되고 있으며, 특히 알파 방사선의 방출이 낮은 로우알파솔더 (Low Alpha Solder)가 요구되고 있다. 이에 따라 본 연구는 4인치 실리콘 웨이퍼상에 직경 $60{\mu}m$, 깊이 $120{\mu}m$의 비아홀을 형성하고, 비아 홀 내에 기능 박막증착 및 전해도금을 이용하여 전도성 물질인 Cu를 충전한 후 직경 $80{\mu}m$의 로우알파 Sn-1.0Ag-0.5Cu 솔더를 접합 한 후, 접합부 신뢰성 평가를 수행을 위해 고속 전단시험을 실시하였다. 비아 홀 내 미세구조와 범프의 형상 및 전단시험 후 파괴모드의 분석은 FE-SEM (Field Emission Scanning Electron Microscope)을 이용하여 관찰하였다. 연구 결과 비아의 입구 막힘이나 보이드(Void)와 같은 결함 없이 Cu를 충전하였으며, 고속전단의 경우는 전단 속도가 증가할수록 취성파괴가 증가하는 경향을 보였다. 본 연구를 통하여 전해도금을 이용한 비아 홀 내 Cu의 고속 충전 및 로우알파 솔더 볼의 범프 형성이 가능하였으며, 이로 인한 전자제품의 소프트에러의 감소가 기대된다.

• Journal of the Microelectronics and Packaging Society
• /
• v.18 no.1
• /
• pp.1-5
• /
• 2011

In this paper, we introduce knowledge sharing platform for production technology. Surface mount technology (SMT) is one of the important production technologies to fabricate electronic devices. The production technology of the SMT, however, has been propagated from an experienced worker to an inexperienced worker in a manufacturing field. The objective of the knowledge sharing platform is to convert the production experiences like a solder printing knowhow into quantitative values, to construct the database of the process technologies, and to share the technologies systematically via web portal service. In addition, the knowledge sharing platform contains the total production process of mobile products, the information of experts and facilities, and recent R&D output. In this manner, the knowledge sharing platform for production technology could strengthen the technological competitiveness of small and medium manufacturing companies in Korea.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.114-114
• /
• 2010

최근 고용량의 디커플링 캐패시터를 기판에 내장하여 고주파 발생의 원인인 배선길이와 실장 면적을 획기적으로 줄이는 임베디드 디커플링 캐패시터에 대한 연구가 활발히 진행되고 있다. 하지만 기존의 공정들은 높은 공정온도와 같은 공정상의 한계를 가지고 있어 상온 저 진공 분위기에서 세라믹 분말을 기판에 고속 분사시켜 기공과 균열이 거의 없는 치밀한 나노구조의 세라믹 제작이 가능한 후막코팅기술인 Aerosol Deposition Method (ADM)에 착목하였으며, 이 ADM을 박막공정으로 응용하여 $BaTiO_3$ 박막을 제작하고 고용량의 디커플링 캐패시터 제작을 실현하고자 한다. 하지만, Cu 기판 상에 성막 된 $0.5\;{\mu}m$이하의 $BaTiO_3$ 박막에서는 $BaTiO_3$ 분말 내에 존재하는 평균입자 보다 큰 입자와 응집분말로 인해 발생하는 pore, crater, not-fully-crushed particles와 같은 거시적인 결함들에서의 전류 통전과 울퉁불퉁한 $BaTiO_3$ 박막과 기판 사이의 계면에서의 전계의 집중에 의한 전류의 증가로 인하여 큰 누설전류 발생하는 문제에 봉착하였다. 이러한 문제를 해결하기 위하여 제시된 효과적인 방법으로 Stainless steel 기판과 같이 표면경도가 높은 기판을 사용하는 것이며, 이를 통해 $0.2\;{\mu}m$의 두께까지 유전 $BaTiO_3$ 박막을 성막 할 수 있었으며, 치밀한 표면 미세구조와 줄어든 $BaTiO_3$ 박막과 기판 사이의 계면의 거칠기를 확인하였다. 하지만, $BaTiO_3$ 박막 내에 발생하는 누설전류의 근본원인을 확인하기 위해서는 누설전류에 대한 미시적인 접근이 더욱 요구된다. 이에 본 연구에서는 누설전류 발생원인의 미시적 접근을 위해 두께에 따른 $BaTiO_3$ 박막의 누설전류 전도기구에 대한 조사하였으며, 이를 통해 $BaTiO_3$ 박막내 발생하는 누설전류의 원인은 $BaTiO_3$막 내에서 donor로서 역할을 하는 oxygen vacancy와 불균일한 전계의 집중으로 인한 전자의 tunneling 현상임을 확인할 수 있었다. 또한, Nano-indenter와 Conductive atomic force microscopic를 이용한 정밀 측정을 통해 표면경도의 중요성을 재확인하였으며 $BaTiO_3$ 박막의 두께가 $0.2\;{\mu}m$이하로 더욱 얇아지게 되면 입자간 결합 문제 또한 ADM을 박막화 하는데 있어 중요한 요소임을 확인하였다.